CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - serial adder vhdl

搜索资源列表

  1. VHDL_Development_Board_Sources

    0下载:
  2. 这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟.-which I have recently bought a CPLD Development Board VHDL source code accompanied the development
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4642650
    • 提供者:Jawen
  1. Verilog_Development_Board_Sources

    0下载:
  2. 朋友,我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的,现在就将她的Verilog源码也一并贡献给大家:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟-friends, I Jawen. previously seen on the set of CPLD Development Board VHDL source code q
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3152400
    • 提供者:Jawen
  1. multiplyingunit

    0下载:
  2. 其乘法器原理是:乘法通过逐项移位相加原理来实现,从被乘数的最低位开始,若为1,则乘数左移后与上一次的和相加;若为0,左移后以全零相加,直至被乘数的最高位-Its multiplier principle is: the sum of multiplication through each shift principle to achieve, from the lowest bit multiplicand to start, if 1, then the multiplier on the l
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:137159
    • 提供者:张华
  1. 123

    0下载:
  2. 請設計一個8位元移位暫存器,規格如下: 當控制線S1,S2輸入為00時,平行載入; 當控制線S1,S2輸入為01時,在一時脈內向右shift 1位元; 當控制線S1,S2輸入為10時,在一時脈內向右shift 2位元; 當控制線S1,S2輸入為11時,在一時脈內向右shift 3位元 -Serial Adder
  3. 所属分类:matlab

    • 发布日期:2017-04-05
    • 文件大小:1524
    • 提供者:陳昱志
  1. a_serial_adder

    0下载:
  2. 一位串行加法器,是用MAXPLUSII实现VHDL程序的编程-A serial adder is used MAXPLUSII programming VHDL implementation
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-25
    • 文件大小:47461
    • 提供者:da
  1. Serialadder

    0下载:
  2. VHDL语言串行加法器 可以实现五位加法运算-Serial adder five addition operations can be achieved
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:721
    • 提供者:赵珑
  1. 8bitadder

    0下载:
  2. 串行8位加法器工程,已编译成功.标准代码VHDL语言-Serial 8-bit adder works have been compiled successfully
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:303595
    • 提供者:gaomeng
  1. serial-adder

    0下载:
  2. VHDL code for adding two hard-coded 8-bit binary numbers
  3. 所属分类:Project Design

    • 发布日期:2017-04-15
    • 文件大小:8522
    • 提供者:harsha
  1. fVerrilog_Devr

    0下载:
  2. 朋友,我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的,现在就将她的Verilog源码也一并贡献给大家:8位优先编码器,乘法器,多路选择器,二进制转BBCD码,加法器,减法器,简简单易懂状态机,四位比较器,7段数码管,i2c总线,lcd液晶LCD显示出来,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟 可直接使用。 -Friends, I Jawen. See previous upload a CPLD Development Board VHDL so
  3. 所属分类:Windows Develop

    • 发布日期:2017-12-05
    • 文件大小:3170695
    • 提供者:qtzx
  1. vhdl

    0下载:
  2. 通过VHDL语言,实现简单的多路选择器、串行加法器、并行加法器、计数器-By VHDL language, a simple multiple-choice, serial adder, parallel adder, counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:11805
    • 提供者:zdy
  1. SA_VHDL-

    0下载:
  2. a simple serial adder in vhdl, enjoy it
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:594
    • 提供者:afshin
  1. da2c

    0下载:
  2. VHDL硬件描述语言实现DA转化-In quurtus call half adder to achieve 16-bit serial adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2574
    • 提供者:lemony
  1. adder

    0下载:
  2. 四位二进制串行加法器 VHDL语言 EPM240 数字逻辑实验-Four serial binary adder VHDL language EPM240 digital logic test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:13524
    • 提供者:
  1. shiyan_1

    0下载:
  2. 这是一个使用VHDL编写的串行加法器程序,简单易用,是初学者必备-This is a serial prepared using VHDL adder program, easy to use, is essential for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:304346
    • 提供者:wzl
  1. serial_adder

    0下载:
  2. 串行加法器的vhdl描述,用两个移位寄存器和一个全加器,一个d触发器实现(The VHDL descr iption of the serial adder, with two shift registers and a full adder, a D trigger)
  3. 所属分类:硬件设计

    • 发布日期:2018-01-08
    • 文件大小:143360
    • 提供者:daj
搜珍网 www.dssz.com