当前位置：
首页 资源下载
搜索资源 - stopwatch design in verilog
搜索资源列表
-
0下载：
一个用Verilog实现的数字跑表的程序
希望对你的设计有帮助-With the realization of a digital stopwatch Verilog process of design you would like to help
-
-
1下载：
用 Verilog HDL 设计一个多功能数字钟，包含以下主要功能：
1） 计时，时间以 24 小时制显示；
2） 校时；
3） 闹钟：设定闹钟时间，可利用 LED 闪烁作为闹钟提示；
4） 跑表：启动、停止；
5） 其他。-Using Verilog HDL design a multi-functional digital clock contains the following main functions: 1) time, the time is displayed
-
-
0下载：
利用Verilog实现数字秒表（基本逻辑设计分频器练习）
设置复位开关。当按下复位开关时，秒表清零并做好计时准备。在任何情况下只要按下复位开关，秒表都要无条件地进行复位操作，即使是在计时过程中也要无条件地进行清零操作。
设置启/停开关。当按下启/停开关后，将启动秒表输出，当再按一下启/停开关时，将终止秒表的输出。
采用结构化设计风格描述，即先设计一个10分频电路，再用此电路构建秒表电路。(Using Verilog to realize digital stopwatch (basic l
-
