搜索资源列表
uart_tran
- UART串口的传送verilog原程序，已经经过了编译仿真-Verilog UART serial transmission of the original procedure has been compiled after a simulation
uart-vhdl-testbench
- simple uart vhdl behavioural model (package) vhdl testbench example
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。