搜索资源列表
UART
- 利用Verilog实现一个UART接口，包含三个源文件rcvr.v\txmit.v\uart.v -Verilog realization of the use of a UART interface, the source file contains three rcvr.v \ txmit.v \ uart.v
45666021UART_send
- 用硬件描述语言V语言，编写的UART串口的发送模块。-Using hardware descr iption language V language, prepared by the sending UART serial port modules.
au
- 基于APB总线的uart控制器，包括源码和vcs脚本-UART controller based on AMBA APB
cp2102(chinese)
- 单芯片 USB 转 UART 数据转换器 - 集成的 USB 收发器无需外部电阻 - 集成的时钟无需外部振荡器 - 集成的 512 字节 EEPROM 用于为供应商代码产品代码序列号功率标牌版本号和产品描述等数据提供存储空间 - 片内上电复位电路 - 片内电压调节器3.3V 输出 USB 功能控制器 -符合USB 规范 2.0 全速 (12 Mbps) -通过SUSPEND 和 RI 引脚支持的USB中止状态-Single-Chip USB to UART Dat
uart.v.tar
- uart Universal asyncronous receiver and transmitter verilog code
SC16C752B
- The SC16C752B is a dual Universal Asynchronous Receiver/Transmitter (UART) with 64-byte FIFOs, automatic hardware/software flow control, and data rates up to 5 Mbit/s (3.3 V and 5 V). The SC16C752B offers enhanced features. It has a Transmission
DE2_TEST
- v代码源文件工程，用于测试友晶DE2开发板的各个功能，包括LCD，uart,key等-test of altera DE2 development board
msp430x41x
- 低电源电压范围为1.8 V至3.6 V 超低功耗： - 主动模式：280μA，在1 MHz，2.2伏 - 待机模式：1.1μA - 关闭模式（RAM保持）：0.1μA 五省电模式 欠待机模式唤醒 超过6微秒 16位RISC架构， 125 ns指令周期时间 12位A/ D转换器具有内部 参考，采样和保持，并 AutoScan功能 16位Timer_B随着三† 或七‡ 捕捉/比较随着阴影寄存器 具有三个16位定时
USART-COM
- UART 转 串口 操作STM32 适合自学v-UART-serial operation STM32
CMOS_proj2_RTL
- 用上位机UART控制一个十字路口的交通灯的.v文件。包括testbench在内，可用FPGA cycloneII DE270跑仿真。-traffic lights at a crossroads. V file controlled by PC UART. Including testbench , available FPGA cycloneII DE270 run the simulation.
uart
- 基于VHDL和ISE平台编写的UART设计。其中包括了接收，发送，波特产色器，顶层v文件，和相关的测试v文件。代码有注释，仿真成功，可直接利用测试文件测试。还附带uart课程设计报告。-ISE platform written in VHDL and UART design. Including receiving, sending, Porter produced color picker, the top v files, and the associated test v file. Co
async.v
- verilog code for UART module
transmitter
- UART transmitter.v.zip
zy
- 它包含UART发送器，发射器波特率发生器，接收 波特率发生器，一共有四个模块。包括四个文件：speed_select.v，my_uart_rx.v，my_uart_tx.v，my_uart_top.v。设计包含UART发送器、发送器的波特率发生器、接收器、接收器的波特率发生器，共四个模块实现。包括四个文件: speed_select.v, my_uart_rx.v, my_uart_tx.v, my_uart_top.v。 my_uart_rx：完成数据的接收； speed_rx：响应m
uart
- 电平检测数据采集都是在“ 每位数 据的中间”进行着。在上图中 RX_Pin_In 输入一帧数据，当 detect_module.v 检测到低 电平（起始位）， rx_control_module.v 和 rx_bps_module.v 就产生定时（与 RX_Pin_In 的波特率是一致）。然而 rx_bps_module.v 产生的定时是在每个位时间的中间。 在第 0 位数据，采取忽略的态度，然后接下来的 8 位数据位都被采集，最后校验位和停 止位，却是采取了忽略的操作。有一
uart
- FPGA的串口通信 v 文件，直接编译就可以串口通信了，波特率9600(FPGA serial communication, V file)
STM32 USB虚拟串口
- STM32平台 USB虚拟串口 实现通讯特别好用(STM32 USB V uart STM32 USB V uart)
UART发送接收奇偶校验
- 状态机，串口收发，以及奇偶校验。 even_parity.v奇偶校验； receive_byte.v字节接收； send_byte.v字节发送(state machine,UART even_parity.v even parity; receive_byte.v receiving byte; send_byte.v sending byte)