CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - vhdl 抢答器 课程 设计

搜索资源列表

  1. FPGA

    1下载:
  2. 基于VHDL语言 智力抢答器的设计 本人的课程设计
  3. 所属分类:软件工程

    • 发布日期:2008-10-13
    • 文件大小:490205
    • 提供者:滕莹
  1. whb4to1QDVHDL1

    0下载:
  2. whb4选1抢答器VHDL设计1,比较简单实用,我得课程设计初稿
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4940
    • 提供者:www
  1. VHDL

    0下载:
  2. 多人抢答器 源代码 实用 课程设计 用用VHDL语言-The source code for more than Responder practical courses designed for use with the VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:8915
    • 提供者:
  1. 128634vhdl-sirenqiangdaqi

    0下载:
  2. 多功能电子抢答器vhdl 计算机专业课程设计必备。初学者的好帮手。-Answer vhdl electronic multi-function devices required computer science curriculum design. Good help for beginners.
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:160075
    • 提供者:刘蕾
  1. qiangda

    1下载:
  2. EDA课程设计智力抢答器 四路抢答器的设计以及程序和视屏 软件运行环境是:Quartus 9.1-EDA curriculum design intelligence Responder four answering device design and process and Screen software operating environment is:Quartus 9.1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:9161812
    • 提供者:shaozhen
  1. ANSWER

    1下载:
  2. 采用VHDL设计的抢答器,抢答时间10秒钟,10秒内无人抢答,则抢答按键失效。显示抢答的队伍号。适合做课程设计。-Design using VHDL Responder, Responder for 10 seconds, no answer in 10 seconds, then the answer in key failure. Display answer in team numbers. Suitable curriculum design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:872
    • 提供者:
  1. VHDLkechengsheji

    0下载:
  2. 这是VHDL的课程设计 包含三个题目 流水灯 两人抢答器 四人抢答器 刚做完 传上来 共享-This is a curriculum design VHDL contains three topics water lights answer two answer four just finished Chuan-up share
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:53348
    • 提供者:李之如
  1. MultQD

    0下载:
  2. 基于FPGA的VHDL实现的多人抢答器,可供课程设计参考!-FPGA-based VHDL people Responder available for curriculum design reference!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:223974
    • 提供者:雪圣
  1. Control

    0下载:
  2. vhdl, 抢答器的一些功能,主持人可以控制4个按键,很好的课程设计-VHDL, some of the features of Responder, the host can control the four buttons, good course design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1804
    • 提供者:qiyi
搜珍网 www.dssz.com