搜索资源列表
XC3S50
- Fpga spartan XC3S50 datasheet
shizhong
- VHDL时钟芯片设计，走时加显示,用于XC3S50-TQ144，引脚已定义，可直接载入运行-VHDL clock design with display
SSD_MULTIPLEXING
- four seven segment displays are in multiplexing implemented on xilinx FPGA XC3S50
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。