搜索资源列表
课题：计数式数字频率的CPLD实现.rar
- 本设计的基本要求是以复杂可编程逻辑器件CPLD为基础，通过在EDA系统软件ispDesignExpert System 环境下进行数字系统设计，熟练掌握该环境下的功能仿真，时间仿真，管脚锁定和芯片下载。 本系统基本上比较全面的模拟了计数式数字频率计，广泛应用于工业、民用等各个领域，具有一定的开发价值。
vhdlprogram
- 用复杂可编程逻辑器件(CPLD)实现的数字钟控系统-with complex programmable logic devices (CPLD) with a digital clock control system
cpldInterface
- 嵌入式系统外围接口电路的复杂可编程逻辑器件实现-embedded system peripheral interface circuit complex programmable logic device
120MHzA_DDesign
- 基于复杂可编程逻辑器件(CPLD)的120MHz高速A_D采集卡的设计
digital_cymometer
- 简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块，并调试得到正确仿真结果，然后将各个功能模块组合起来。最后作整体仿真、下载，得到实物。由于采用纯数字硬件设计制作，稳定性、可靠性远远高于使用单片机或模拟方式实现的系统，外围电路简单。该数字频率计达到预期要求，实现了可变量程测量，测量范围0.1Hz—9999MHz，精度可达0.1Hz。
BasedontheCPLDliquidcrystaldisplaycontrolsystemdes
- LCD 因其轻薄短小,低功耗,无辐射,平面 直角显示,以及影像稳定等特点,当今应用非常 广泛。CPLD(复杂可编程逻辑器件) 是一种具有 丰富可编程功能引脚的可编程逻辑器件,不仅可 实现常规的逻辑器件功能,还可以实现复杂而独 特的时序逻辑功能。并且具有ISP (在线可编 程) [1 ] 功能,便于进行系统设计和现场对系统进 行功能修改、调试、升级。通常CPLD 芯片都有 着上万次的重写次数,即用CPLD[ 2 ] 进行硬件设 计,就像软件设计一样灵活、方便。而
USANIGRIASTO97968785F16plane
- 设计了一种可工作于井下高温环境 , 用于阵列声波测井的高速高精度多通道同步数据采集系统 , 提出了声波测井对交叉偶极模拟信号的处理要求以及采集电路的构成和采集数据处理的方法。分析计算 了采集系统的信噪比 S N R 。由数字信号处理器和复杂可编程逻辑器件组成采集控制处理器 , 采集参数和 命令由数字信号处理器通过串行命令总线发送 , 可程控 , 具有较好的通用性。分析测试表明 , 各采集通 道具有很好的一致性 , 动态范围可达 65dB 以上 , 完全能够满足对井下声波信息探测的
Design_of_Programmable_Music_Generator
- 根据音乐发生的机理，将复杂可编程逻辑器件作为发生音乐的核心器件，用高速集成电路硬件描述语言编程描述发生的音乐乐谱，配合周边硬件电路，由电声转换发声器接收信号，从而发出音乐声，实验表明，采用该方法设计的音乐发生器成本低、修改方便
CPLD实现快速低开关损耗的优化SVPWM算法
- 介绍了利用ALTERA公司的Maxplus Ⅱ软件及ACEX芯片,基于一种用于三相电压型逆变器的优化SVPWM算法,来实现变频调速系统,该算法采纳Kohonen神经网络的优点。选择适当的调制方法和改进的算法，不但可以显著地缩短计算时间,且显著减少开关损耗。用复杂可编程逻辑器件(CPLD) 来实现这种算法非常简单合适。
cpld_51_IO
- ]本文介绍了如何利用CPLD(复杂可编程逻辑器件)与单片机的结合实现并行I／ O(输入／输出)接口的扩展。该设计与用8255做并行I／O接口相比，与单片机软件完全兼容， 同时拥有速度快，功耗低，价格便宜，使用灵活等特点-] This article describes how to use the CPLD (complex programmable logic device) and the single-chip combination to achieve parallel I/O
REACH
- 基于VHDL的异步串行通信电路设计 随着电子技术的发展，现场可编程门阵列FPGA和复杂可编程逻辑器件CPLD的出现，使得电子系统的设计者利用与器件相应的电子CAD软件，在实验室里就可以设计自己的专用集成电路ASIC器件。这种可编程ASIC不仅使设计的产品-VHDL-based asynchronous serial communication circuit design with the advent of electronic technology, field programmable g
jiyuCPLDtipinshuziceliang
- 设计了一种基于ＣＰＬＤ（复杂可编程逻辑器件）的低频数字相位测量仪-Based on the design of a CPLD (complex programmable logic device) of the low-frequency digital phase-measuring instrument
CPLD
- 复杂可编程逻辑器件的初步介绍，通过一系列的简单例子，帮助读者熟悉开发环境和开发语言。-CPLD initial introduction, through a series of simple examples to help beginners master the basic development process
c_xapp501
- 配置快速入门指南本应用指南讨论 Xilinx 的复杂可编程逻辑器件 (CPLD)、现场可编程门阵列 (FPGA) 和 PROM 系 列的配置与编程选项，并演示了各系列最常用的部分配置方法。-xilinx c_xapp501 spec
CPLDandDSP
- 结合电机控制系统主板的设计, 介绍了数字信号处理器和复杂可编程逻辑器件在该系统中的应用, 先后 从硬件结构、器件编程、软件设计等方面, 详细阐述了系统功能和特点。实验表明, 两者的结合, 可提高整个系统 的实时性、控制精度和可靠性。-Abstract: Th is paper discusses the development of DSP and is app licat ion in elect ric mach ine, especially int roduces DSP’s
pll
- 摘要:叙述了全数字锁相环的工作原理,提出了应用VHDL 技术设计全数字锁相环的方法,并用复杂可编程逻辑器件CPLD 予以实现,给出了系统主要模块的设计过程和仿真结果。-Abstract: This paper describes the working principle of an all-digital phase-locked loop is proposed application VHDL technical design an all-digital phase-locked loo
DSPdechaoshengboliuliangji
- 超声波流量计，数字信号处理器，复杂可编程逻辑器件，数字滤波器，插值算法，相关算法 -UltrasonieFlowineter:DSP(DigitalSignalProeess):CPLD(eomPlex Programmablelogiedeviees) Correlation Interpolation:
fjq1
- 介绍了在数字语音通信中, 利用在系统可编程技术和复杂可编程逻辑器件CPLD, 实现了数字语音的复接和分接 对于其中的单稳态电路的数字化和数字锁相环提取位同步信号也进行了详细的设计说明。实际应用结果表明, 系统工作稳 定可靠, 设计是成功的。-Describes the digital voice communications, the use of in-system programmable technical and complex programmable logic devic
shizitongxin
- 本文主要讨论了使用CPLD（复杂可编程逻辑器件）设计简单的数字通信系统。文中主要描述了设计课题的前景、CPLD技术的先进性术和VHDL硬件描述语言的应用；说明了数字通信的原理，并进行方案论证，提出了我们的基本电路设计方案；最后对具体电路及其各个功能模块分别进行分析和软件设计，用VHDL语言编写三种已调波的程序，并进行了总结分析与展望。 -g mzz yz z
shuzixinhao
- 本信号发生器依据直接数字频率合成原理合成信号，采用自行设计复杂可 编程逻辑器件的方案实现频率合成，扩展数据存储器存储波形的量化幅值(波形数 据)，在单片机的控制与协调下输出频率和相位可调的信号波形．该信号发生器可产生 任意波形，成本低、体积小、使用方便．-The signal generator based on principles of direct digital frequency synthesis synthesized signal, using complex pro