搜索资源列表
SIJTQ6tQ
- 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位
duogongnengdianzishuzizhong
- 多功能电子数字钟vhdl 计算机专业课程设计必备
clock
- 多功能电子数字钟的设计 带语音报时功能 比赛做的
digitalclock
- 这是一个具有多功能的数字钟的VH语言文件，可能实现除最基本的时间功能外，还能整点报时及其它额外功能。-This is a multi-function digital clock VH language documents, possible exception of the most basic functions of time, but also the entire point of time and other additional features.
clk
- 设计一个简易数字钟，具有校时功能： 1、以至少6位LED数码管显示时、分、秒，时为24进制。 2、采用最多8个键实现校时功能。 -The design of a simple digital clock with a school function: 1, to at least six LED digital display hours, minutes and seconds, time for the 24-band. 2, using up to eight key fun
123
- 数字钟 多功能 有修改时间功能 有报时功能-Multi-function digital clock with modified function timekeeping function
shuzizhong
- 多功能数字电路数字钟设计 课题设计资料，从大体上掌握设计思路-Multifunction digital clock digital circuit design information design issues, from design concept to grasp in general
0710200134
- 本文介绍了一个多功能电子钟的设计方案。该方案具有计时、整点报时、校时、校分、闹钟等多项功能。此方案基于Altera 公司的 Cyclone 芯片及Quartus II 7.2 软件。整体设计采用自顶向下的设计思想，大量使用了器件模块化操作。本文对于研究数字钟及扩大其应用，有着非常现实的意义。-This paper describes a multi-clock design. The program has the time, the whole point of time, school ho
8--xianshi-shizhong
- 数字钟 具有多功能 数码管显示 用到DS1302-Digital clock with multi-function digital display
MyTimer
- 电子表功能描述 电子表共有5种功能：功能1为数字钟；功能2为数字跑表；功能3为调时；功能4为闹钟设置；功能5为日期设置。除调时功能以外，电子表处于其他功能状态下时并不影响数字钟的运行。使用数字钟功能时，还可以通过按键快速查看当前的闹钟设置时多功能间和当前日期。该电子表利用EDA实验平台的扬声器整点报时和定时报时，设置3个按键分别作为功能键和调整键。 -Functional descr iption of electronic clock： Electronic clock has a
duodiandingshishuzizhongsheji
- 多点定时数字钟设计，为实现一简易时钟的功能，需要用到单片机的定时器功能-More time a digital clock design for the realization of the function of a simple clock, need to use single chip microcomputer timer function
quartus-clock.RAR
- 设计FPGA电路以模拟多功能电子表的工作过程，功能如下：（1 ）数字钟，要求从00：00 ：00点计到23 ：59：59 （2）数字跑表（3 ）调整时间 (4)闹钟设置，可以设置2个闹钟，闹钟时间到了后会提醒，提醒时间持续20 秒，如果此时按A键，则该闹钟解除提醒，如果按住B键，闹钟暂停提醒。但是3 分钟后重复提醒一次。如果闹钟响时没有按键，则响完20秒之后暂停，然后同样3 分钟后重新提醒一次。（5 ）日期设置。可以设置当前的日期， 比如2012年08月20 日。-Design FPGA c
re-ideal-for-remote-controls
- 中文翻译 LED是如何工作的 通常被称为LED的发光二极管，使电子世界中真正的无名英雄。LED的功能多达几十种，被广泛的应用于各种装置之中。在其他应用场合，LED可以作为数字钟的数码显示、传送-TRANSIENT VOLTAGE SUPPRESSOR(TVS) Diode PRESENTATION • High protection on sensitive mobile electronic devices • Follow strictly to th
clock
- 多功能数字钟的verilog程序，可用于年月日的记时和显示。-Multi-function digital clock verilog procedures, can be used for date time and display.
Digital_C
- 用Verilog写一个多功能数字钟，实现整点报时，切换，年月日周时分秒等的显示。-basic FPGA ,design a founctional digital clock,achieve years、month、day、weeks、hours、minite and so on
Clock
- 该程序主要是用Verilog HDL语言编写的多功能数字钟，包括校时，调试，整点报时和万年历模块。-The program is mainly used Verilog HDL language multifunction digital clock, including at school, debugging, the whole point timekeeping and calendar modules.
digital-clock
- 通过学习使用Quartus软件，掌握自顶向下的模块化设计思想，进行多功能数字钟的设计。-By studying the use of Quartus software, and master the top-down modular design thought, for the design of the multi-function digital clock.
shuzizhongchengxu
- 多功能数字钟，1、采用24小时制：时、分、秒计时、显示。 2、具有手动校准功能：分为时校准、分校准。 3、秒复位 4、闹钟功能 5、整点报时：仿中央人民广播电台整点报时信号
shuzizhong
- 基于vhdl语言的多功能数字钟设计，硬件调试成功(Design of multi-function digital clock based on vhdl)
Verilog的135个经典设计实例
- Verilog的135个经典设计实例，部分摘录如下：【例 9.23】可变模加法/减法计数器【例 11.7】自动售饮料机【例 11.6】“梁祝”乐曲演奏电路【例 11.5】交通灯控制器【例 11.2】4 位数字频率计控制模块【例 11.1】数字跑表【例 9.26】256×16 RAM 块【例 9.27】4 位串并转换器【例 11.8】多功能数字钟【例 11.9】电话计费器程序【例 12.13】CRC 编码【例 12.12】（7，4）循环码纠错译码器【例 12.10】（7，4）线性分组码译码器【例