搜索资源列表
pic-solution
- PIC单片机的解决方案和源代码。有很多用PIC单片机做的电子产品的源代码。资料来自高奇公司。 产品方案说明及其源程序 ◆ PIC 16x84工具包 ◆ 标准时间调整计时器 ◆ 虫子驱赶器 ◆ 电子仪表 ◆ 高度计 ◆ 魔术音乐 ◆ 情绪调节器 ◆ 数字定时器 ◆ 音乐日规 ◆ 游戏程序 ◆ PIC MCU指南 ◆ 彩票预测器 ◆ 大脑清醒仪 ◆ 调谐器 ◆ 家用防盗报警器 ◆ 跑表
quartus-clock.RAR
- 设计FPGA电路以模拟多功能电子表的工作过程，功能如下：（1 ）数字钟，要求从00：00 ：00点计到23 ：59：59 （2）数字跑表（3 ）调整时间 (4)闹钟设置，可以设置2个闹钟，闹钟时间到了后会提醒，提醒时间持续20 秒，如果此时按A键，则该闹钟解除提醒，如果按住B键，闹钟暂停提醒。但是3 分钟后重复提醒一次。如果闹钟响时没有按键，则响完20秒之后暂停，然后同样3 分钟后重新提醒一次。（5 ）日期设置。可以设置当前的日期， 比如2012年08月20 日。-Design FPGA c
pao
- 基于CycloneIII系列的FPGA，EP2C5Q208C8的数字跑表系统设计。-FPGA based on CycloneIII series EP2C5Q208C8 digital stopwatch system design.
paobiao
- 这主要是一个简单的实现的数字跑表，是我刚开始学FPGA时做的一个小实验-This is mainly a simple digital stopwatch, I just started to learn FPGA to do a little experiment
verilog_example
- verilog实例，多路器，除法器，数字跑表的多种实现方法-verilog example, the multiplexer, a divider, a digital stopwatch many implementations
paobiao
- 该程序为数字跑表程序，具有复位，暂停，秒表计时等功能。-The program is a digital stopwatch program with reset and pause stopwatch timing functions.
shuzipaobiao
- 数字跑表 已经验证 请放心下载 基于fpga-Digital stopwatch has been verified, please rest assured download
paobiao
- 本源码是用verilog编写的FPGA程序，其中包括了数字跑表模块和RS触发器模块。-The source code is written in verilog FPGA programs, including digital stopwatch module and the RS flip-flop modules.
paobiao
- ISE仿真平台下建立的用verilog语言实现的简易数字跑表工程-Simple digital stopwatch works with verilog language of the establishment of the ISE simulation platform
finaldesign_watch
- 基于VHDL的数字跑表源码，芯片采用ALTERA公司的ACEX1K 系列的EP1K10TC100-3，项目设计过程中，用EDA技术作开发手段，运用VHDL语言，实现从0.01秒到59分59秒59 的设计。-VHDL-based digital stopwatch source, ALTERA chip company ACEX1K series EP1K10TC100-3, the project design process, by means of EDA technology for th
paobiao
- 数字跑表，实现分秒模块，一份独创的代码程序，请大家下载，-this is a good thing
piaobiao
- 数字跑表，具有复位、暂停、秒表计时等功能。有三个输入端，为时钟输入(clk)、复位(clr)、启动与暂停(pause)。-Digital stopwatch, with reset, pause, stopwatch functions. There are three inputs for clock input (clk), Reset (clr), start and pause (pause).
shuzipaobiao
- 数字跑表，具有复位，暂停，秒表计时等功能。分为时钟输入，复位和启动，暂停。。。 复位信号高电平有效，可对跑表异步清零。-Digital stopwatch with reset, suspend, stopwatch and other functions. Divided clock input, reset, and start, pause. . . Active high reset signal, can stopwatch asynchronous clear.
suzipaobiao
- 这是用verilog编写的数字跑表 ，里面包含有程序和仿真图 通过编译-It is written in verilog digital stopwatch, which contains a program to compile and simulation map
stopwatch
- 基于51单片机设计的数字跑表系统，利用C语言编程，能够稳定且准确地实现正向计时，反向计时，复位和暂停等功能，希望能够有所帮助-51 microcontroller-based digital stopwatch system design, the use of C language programming, it is possible to achieve a stable and accurate timing forward, reverse timing, reset, and pau
practise
- FPGA实验板设计一个数字跑表。根据题目要求利用VHDL语言设计出一个系统，包括分频器，开关消抖，使能控制，计数器，锁存器，数据选择器及显示译码器。-FPGA experimental board design a digital stopwatch. According to subject the use of VHDL language to design a system, including the divider, switch debounce, enable control, c
shuzipaobiao_all
- VErilog源码，数字跑表数码管显示，按键控制-VErilog source, digital stopwatch digital display, control buttons
dig_watch
- fpga实验，基于VHDL语言的数字跑表设计，其中包含有存储模块。-Fpga experiment, the digital stopwatch designed based on VHDL language, which contains a storage module.
paobiao
- 此上传的是在FPGA的spartan 3e系列开发板上面实现精准到 时、分、秒、百分秒的数字跑表的Verilog源代码。(This is uploaded on the FPGA Spartan 3E series development board to achieve precise time, minute, seconds, 100 seconds of digital stopwatch Verilog source code.)
Verilog的135个经典设计实例
- Verilog的135个经典设计实例，部分摘录如下：【例 9.23】可变模加法/减法计数器【例 11.7】自动售饮料机【例 11.6】“梁祝”乐曲演奏电路【例 11.5】交通灯控制器【例 11.2】4 位数字频率计控制模块【例 11.1】数字跑表【例 9.26】256×16 RAM 块【例 9.27】4 位串并转换器【例 11.8】多功能数字钟【例 11.9】电话计费器程序【例 12.13】CRC 编码【例 12.12】（7，4）循环码纠错译码器【例 12.10】（7，4）线性分组码译码器【例