CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 数字钟

搜索资源列表

  1. AT89S51_product

    0下载:
  2. 单片机 数字钟 交通灯 led 报警产生器等许多功能的实现,还有很多-clock alert and so many product
  3. 所属分类:SCM

    • 发布日期:2017-05-16
    • 文件大小:4594319
    • 提供者:李雪红
  1. LED

    0下载:
  2. LED七段数码管数字钟: 1.设计并完成LED七段数码管数字钟电路。 2.数字钟显示格式为:HH:MM:SS。 3.具有通过键盘能够调整时、分、秒的功能。 -Seven-Segment LED digital tube digital clock: 1. Design and completion of Seven-Segment LED digital tube digital clock circuit. 2. Digital clock display format: H
  3. 所属分类:assembly language

    • 发布日期:2017-04-07
    • 文件大小:347536
    • 提供者:wei
  1. biyeshej

    0下载:
  2. 多功能数字钟,时间设置和校对, 闹钟,非接触式闹钟止闹,动态显示时间功能-digitalclock
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:210459
    • 提供者:杨文峰
  1. di4_25

    0下载:
  2. 数字钟的正常显示,可以调时,分,秒!包含protus方真-Normal digital clock, it can be transferred hours, minutes and seconds! Contains the true side protus
  3. 所属分类:SCM

    • 发布日期:2017-03-28
    • 文件大小:102227
    • 提供者:呵呵
  1. deCPLDVHDLshijong

    0下载:
  2. 基于CPLD的VHDL语言数字钟(含秒表)设计 利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计)实现数字钟的设计、下载和调试。 -CPLD based on the VHDL language di
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-31
    • 文件大小:95274
    • 提供者:wuhuisong
  1. DigitalTimer

    0下载:
  2. 单片机控制的数字钟,能够调节时间,按键处理,定时提醒等。-Single-chip microcomputer-controlled digital clock, able to adjust the time
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:385341
    • 提供者:gpc
  1. SHUZIZHONGVHDL

    0下载:
  2. 多功能数字钟的VHDL编程实现,有与其他数字钟不同的秒表,闹钟等更多功能-Multi-function digital clock of VHDL programming, digital clock with other different stopwatch, alarm clock function, such as more
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:29289
    • 提供者:赵彪
  1. c51ledclock

    0下载:
  2. led数字钟,采用at89c51芯片,keil编绎通过,6位数码管显示时分秒。-led digital clock, using at89c51 chip, keil for Sounds of approved, six digital tube display minutes and seconds.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-04
    • 文件大小:19927
    • 提供者:ssclark
  1. Electroniccalendarsandelectronicform

    0下载:
  2. 电子日历及电子表,我在KEIL51及仿真通过,可以运用于数字钟。-Electronic calendars and electronic form, and Simulation KEIL51 I passed, can be used in digital clock.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-08
    • 文件大小:54962
    • 提供者:罗力力
  1. Digital

    0下载:
  2. 完整的数字钟程序,并且附有电路原理图和实物图。希望大家喜欢。-Digital clock complete the procedure, and with a circuit schematic diagram and physical map. I hope you like.
  3. 所属分类:SCM

    • 发布日期:2017-04-02
    • 文件大小:551875
    • 提供者:禤健
  1. digitalclock

    0下载:
  2. 完全由数字模拟电路构成的数字钟仿真,界面漂亮,电路经典,功能强大! -digital clock
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:13816
    • 提供者:dai
  1. clock

    0下载:
  2. 该数字钟实现时钟运行,调整,倒计时,秒表功能,且精确度经调试一天的误差在2S内-The digital clock to achieve the clock running, adjustment, countdown, stopwatch function, and the accuracy of the error by testing one day with the 2S
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:132878
    • 提供者:wt
  1. clock_digital

    0下载:
  2. 用Verlog HDL编写的数字钟程序,包含时,分,秒,进位,解码,扫描显示等功能。-Written by Verlog HDL ,a digital clock program, including hours, minutes, seconds, into the place, decoding, scanning display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1032431
    • 提供者:吴海燕
  1. shuzizhong

    0下载:
  2. 这时用VHDL语言编写的多功能数字钟,具有正常的计时功能,还能进行校时、校分,并且具有整点报时功能-Then with the VHDL language multi-functional digital clock, with the normal timing functions, but also to the school, the school hours, and have the whole point timekeeping function of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:451856
    • 提供者:小黄
  1. VHDL_for_clock

    0下载:
  2. 基于VHDL语言的数字钟设计,附有完整的程序代码,并有仿真结果。-VHDL-based digital clock design, with a complete code, and have the simulation results.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:50700
    • 提供者:zpqmal
  1. MCU_Digital_Clock

    1下载:
  2. 单片机的数字钟设计,毕业设计,带Protel图,源代码用proteus软件仿真通过,附有毕设论文-Microcontroller digital clock design, graduate design with Protel map, the source code through the use proteus software simulation, with a Bi-based papers
  3. 所属分类:SCM

    • 发布日期:2017-04-06
    • 文件大小:585916
    • 提供者:fengxinlong
  1. DZZ1

    0下载:
  2. 多功能数字钟 能进行正常的时、分、秒计时功能, 分别由6个数码管显示24小时、60分钟、60秒钟的计数器显示。   2. 能利用实验系统上的按键实现“校时”“校分”功能: 3. 能利用扬声器做整点报时-VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:1024085
    • 提供者:chenshilin
  1. e7v4

    0下载:
  2. 数字钟:显示,设置时间,设置闹铃(报时),秒表。 平台:quartusII 5.1。 说明:此版本中已将系统时钟调快,自己稍微改动一下即可,小小的考验,做出来会更有成就感!-digital clock:display time, set time, set alarm(use speaker to alarm), stopwatch. platform: quartusII 5.1 comment: there s a place to change if you want th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:2020596
    • 提供者:kn
  1. SZZ

    0下载:
  2. 这是一个数字钟的VHDL语言,具有调时、调秒、调分功能,同时,还具有十二小时制向二十四小时制切换功能-This is a digital clock in VHDL language, with a tune, the tone seconds and sub-transfer function, while the system also has 12 hours to 24 hours the system switching function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:852262
    • 提供者:蔡斌
  1. vhd_design

    0下载:
  2. 我学习VHDL的课程设计,是多功能数字钟,有闹钟,秒表等功能,多指教-I learned VHDL course design is multi-functional digital clock, there is an alarm clock, stopwatch functions, multi-Zhi Jiao
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:348691
    • 提供者:GUO-xc
« 1 2 3 4 5 67 8 9 10 11 ... 50 »
搜珍网 www.dssz.com