搜索资源列表
VHDL学习的好资料--18个VHDL实验源代码
- 20个VHDL实验源代码,包括： 1 交通灯控制器 2 格雷码变换器 3 BCD码加法器 4 四位全加器 5 四人抢答器 6 4位并行乘法器 9 步长可变加减计数器 10 可控脉冲发生器 11 正负脉宽数控信源 12 序列检测器 13 4位流水乘法器 14 出租车计费器 15 多功能数字钟 16 多功能数字秒表 17 频率计 18 七人表决器 19 数码锁 20 VGA彩条发生器
数字通信中的16QAM映射
- 数字通信中的16QAM映射，采用格雷码编码，包括星座图的显示，简单明了清晰，由此可以退出64,128QAM的matlab编码-Digital communication 16QAM mapping, the use of Gray coding, including the constellation display, simple clear, it can be out of the 64,128 QAM matlab code
VHDL设计的相关实验，包括4位可逆计数器
- VHDL设计的相关实验，包括4位可逆计数器，4位可逆二进制代码－格雷码转换器设计、序列检测器的设计、基于ROM的正弦波发生器的设计、数字密码锁的设计与实现。-VHDL design of experiments, including four reversible counters, four reversible binary code- Gray code converter design, the sequence detector design, the ROM-based sine w
GrayCode
- matlab环境下格雷码的编码，二进制译成格雷码，反之- gray coding in Matlab environment，Binary translated into gray yards
counter_3
- 三种计数器的verilog实现,二进制计数器,格雷码计数器,约翰逊计数器.初学硬件描述语言可参考。-Three kinds of counter verilog implementation of a binary counter, gray code counter, Johnson counter beginner hardware descr iption language can refer to
graycnt_3
- 3位格雷码计数器的verilog描述及仿真波形-3 Gray code counter verilog descr iption and simulation waveforms
FIFO_Design
- 一种基于格雷码的异步FIFO设计与实现,8*8位的fifo VHDL 源码-Gray-code based on the Asynchronous FIFO Design and Implementation
glm
- 格雷码问题-Gray-code issues
clock_domain_process
- 一种将异步时钟域转换成同步时钟域的方法，可节省资源，避免格雷码转换。-A will be converted to asynchronous clock domain synchronous clock domain methods, can save resources, and avoid the Gray code conversion.
binary_to_gray
- 将二进制数转化为格备码，4位并行。binary_input为二进制数输入， gray_output为格雷码输出。-Will be converted into binary code grid preparation, 4-bit parallel. binary_input for binary input, gray_output for the Gray code output.
StateMachine
- 典型的状态机，简单的状态机可以不需要编码，也可以采用one-hot编码方式，如果状态很多时，采用格雷码，能有效避免亚稳态。-A typical state machine, a simple state machine can do without coding, can also be used one-hot encoding, if the state in many cases, the use of Gray code, can effectively avoid metastable
bhgfdti
- 含有七人表决器，格雷码变换电路，英文字符显示电路，基本触发器（D和JK），74LS160计数器功能模块，步长可变的加减计数器-Containing seven people vote, and Gray code conversion circuit, the English characters display circuit, the basic flip-flop (D and JK), 74LS160 counter function modules, variable-step add
vhdlfi
- fifo vhdl源码，高可靠性，带有格雷码同步，有需要可依进行参考！-fifo vhdl source, high reliability, with Gray-code synchronization, there is a need-based reference!
geryandbin
- 在fpga中实现的格雷码与二进制的相互转换-In the FPGA implementation of the Gray code and binary conversion
002
- 四. 实验内容――格雷码问题 1.问题描述 对于给定的正整数n，格雷码为满足如下条件的一个编码序列： (1) 序列由2n个编码组成，每个编码都是长度为n的二进制位串。 (2) 序列中无相同的编码。 (3) 序列中位置相邻的两个编码恰有一位不同。 例如：n=2时的格雷码为：{00, 01, 11, 10}。 设计求格雷码的递归算法并实现。 2. 具体要求（若在ACM平台上提交程序，必须按此要求）――平台上1769题 输入：输入的第一行是一个正整数m，表示测试例
gray2
- 实现输入一个数字，产生这个位数的所有格雷码-Enter a number of implementation, resulting in the median of all the Gray code
Recursive
- 格雷码问题 1.问题描述 对于给定的正整数n，格雷码为满足如下条件的一个编码序列： (1) 序列由2n个编码组成，每个编码都是长度为n的二进制位串。 (2) 序列中无相同的编码。 (3) 序列中位置相邻的两个编码恰有一位不同。 例如：n=2时的格雷码为：{00, 01, 11, 10}。 设计求格雷码的递归算法并实现。 -Gray-code problem 1. Problem descr iption for a given positive integer n
VHDLCODE
- VHDL的一些典型源代码，有七段数码管译码器，格雷码转换为二进制码，八位数字比较器等等。-Typical VHDL source code, there are Seven-Segment LED Decoder, Gray code is converted to binary code, the eight figures and so on.
int2gray
- 格雷码产生文件，可以产生任意长度位数的格雷码，并生成在文本文档中-Gray code generated files, you can produce an arbitrary length of the Gray-digit code and generate documentation in the text
Golay_coding
- 该程序实现的是一种完备格雷码的生成过程，Golay（23，12，7）码是典型的少数的完备码之一-The program implementation is a perfect Gray code generation process, Golay (23,12,7) code is a typical one of the few yards of the perfect code