搜索资源列表
ise
- xilinx的时序约束实验，通过阅读本文档，你可以用全局时序约束来轻松提高已有的项目的系统时钟频率，同时你还可以用映射后静态时序报告以及布局布线后静态时序报告来分析你的设计性能
UML-based-document-management-system
- 本文采用UML技术对文档管理系统的需求、分析和设计进行建 模，使用 RetionalRose工具完成了系统的用例图、类图、时序图、 协作图、活动图和状态图，为系统建立了静态和动态模型，最终使 用PHP语言完成了文档系统的开发 -In this paper, UML technology to document management systems requirements, analysis and design modeling tools used to complete t
huawei
- 华为内部资料，内容为静态时序与逻辑分析，对IC前端设计有用-Huawei internal information content of static timing analysis and logic, the IC front-end design useful for
FPGA--TimeQuesREV1.0
- FPGA那些事儿--TimeQuest静态时序分析REV1.0，这个不用多说了吧，经典之作，大家多多学习，共同进步-FPGA that thing- TimeQuest static timing analysis REV1.0, this goes without saying it, classic, everyone can learn together and progress ~ ~
FPGA--TimeQuestREV2.0
- FPGA那些事儿--TimeQuest静态时序分析REV2.0，这个不用多说了吧，经典之作，大家多多学习，共同进步~~这个是版本2-FPGA that thing- TimeQuest static timing analysis REV2.0, this goes without saying it, classic, everyone can learn together and progress ~ ~ This is version 2
FPGATimeQuestAnasiseREV7.0
- FPGA那些事儿 TimeQuest静态时序分析REV7.0，需要的人员可以下载参考-FPGA those things TimeQuest static timing analysis REV7.0, needed can download the reference
ASIC_STA_tangzhenyu
- 随着工艺线宽的减小, 时序问题开始主导集成电路设计。为了解决全芯片的互连延时, 需 要全芯片分析和优化: Pr im eT im e 是S yn oP sys 公司全芯片和门级静态时序分析工具。 Pr im eTi m e 用来分 析大型同步数字专用集成电路 。 静态时序分析是一种彻底的分析、调试、验证设计的方法-With the reduced width of the process, timing issues began to dominate the IC de
Static Timing Analysis
- 静态时序分析，有很详细的例子和图标说明，对于FPGA工程师非常有用，对于IC工程师也非常有用！(Static timing analysis, there are very detailed examples and icon descr iptions.)