查看会员资料
用 户 名：严***
发送消息- Email：用户隐藏
- Icq/MSN：
- 电话号码：
- Homepage：
- 会员简介：
最新会员发布资源
Verilog_USB_IN
- USB in 模型，作为输入，包括基于Altera的工程、源码、固件，使用Verilog-USB in model, as input, including the Altera-based project, source code, firmware, Verilog
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。