CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:林***

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. Verilog

    0下载量:
  2. 在Verilog中有两种类型的赋值语句:连续赋值和过程赋值。赋值表达式由三个部分组成:左值、赋值运算符(=或<=)和右值。右值可以是任何类型的数据,包括net型和register型;但对连续赋值,左值必须是net类型的数据;而过程赋值,左值必须是register类型的数据。下面将作详细描述-There are two types in the Verilog assignment statement: continuous assignment and process assignment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:5027
搜珍网 www.dssz.com