查看会员资料
用 户 名：y*****
发送消息- Email：用户隐藏
- Icq/MSN：
- 电话号码：
- Homepage：
- 会员简介：
最新会员发布资源
Sim_counter
- VHDL 在modelsim上进行前仿真，综合仿真以及时序仿真需要文件（以一个简单计数器为例）-On the front in modelsim VHDL simulation, synthesis and timing simulation requires a simulation file (a simple counter example)