CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:ha***

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. traffic

    0下载量:
  2. CLK: 为同步时钟; EN: 使能信号,为1的话,则控制器开始工作; LAMPA: 控制A方向四盏灯的亮灭;其中,LAMPA0~LAMPA3 ,分别控制A方向的-CLK: synchronized clock EN: Enable signal is 1, then the controller starts to work LAMPA: control the direction A four lamp light off which, LAMPA0, ~ LAMPA3
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:321052
搜珍网 www.dssz.com