查看会员资料
用 户 名：宋***
发送消息- Email：用户隐藏
- Icq/MSN：
- 电话号码：
- Homepage：
- 会员简介：
最新会员发布资源
FPGA_clock
- 使用VHDL语言在FPGA上完成数字时钟设计，可作为设计的参考-In the digital clock on the FPGA design using VHDL can be used as a reference design
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。