查看会员资料
用 户 名：朱***
发送消息- Email：用户隐藏
- Icq/MSN：
- 电话号码：
- Homepage：
- 会员简介：
最新会员发布资源
linux
- 在硬件电路的设计中，会产生大量的Verilog HDL代码，由于这些代码是自动生成的，其文件名没有实际意义，代码没有注释，也没有相关的说明文档，给阅读和理解带来了不便-In the hardware circuit design, will produce a large number of Verilog HDL code, the code is automatically generated, the file name of no practical significance, code