CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:liu****

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. lock

    0下载量:
  2. 1、列出真值表,画出卡诺图,写出逻辑表达式。 2、只有按下AB、BD、AD时,锁才打开,其余的都不能开锁。 3、还必须有一个报警系统,有警为1,无警为0。 4、最后用Protues进行仿真。 -1 lists the truth table, draw the Karnaugh map, write a logical expression. 2, only press the AB, BD, AD, lock open, and the rest can not unlock.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:344781
搜珍网 www.dssz.com