CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:*

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. szz

    0下载量:
  2. Verilog编写的数字钟,利用动态扫描在六位数码管上显示,可调时间,在程序中指定的时间报时,蜂鸣器实现。-Digital clock written in Verilog, the use of dynamic scanning of the six digital display, adjustable time, the time specified in the program chime, buzzer achieved.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:971011
搜珍网 www.dssz.com