CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:李***

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. qdq

    0下载量:
  2. 设计一个可容纳6组(或4组)参赛的数字式抢答器,每组设一个按钮,供抢答使用。 抢答器具有第一信号鉴别和锁存功能,使除第一抢答者外的按钮不起作用。 设置一个主持人“复位”按钮。 主持人复位后,开始抢答,第一信号鉴别锁存电路得到信号后,有指示灯显示抢答组别,扬声器发出2~3秒的音响。 设置一个计分电路,每组开始预置100分,由主持人记分,答对一次加10分,答错一次减10分 -The design can accommodate a group (or groups) participating
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-08
    • 文件大小:1901
搜珍网 www.dssz.com