CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:张****

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. DataSignal

    0下载量:
  2. 实现并行数据串行传输与接收,最后输出并行数据,中间有偶检验位,有报警位,接收方对接收的数据进行偶校验,无误后接收,有问题则报警。-Parallel serial data transmission and reception, the final output parallel data, the middle even parity bit, alarm bit, the receiver for receiving data even parity, correct reception, t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:347382
搜珍网 www.dssz.com