CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:l***

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. mux4_with_en

    0下载量:
  2. 带有使能端的4输入数据选择器,S0, S1, S2, C0, C1为输入,C1,C2为使能输入,P, Q, R, T为输出,c1c2=00时输出全为0,c1c2=01时输出全为1,c1c2=10时数据选择,c1c2=11时输出是c1c2=10时的反。-4 with Enable input data selector, S0, S1, S2, C0, C1 as input, C1, C2 an enable input, P, Q, R, T as an output, c1c2 = 00 a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:384020
搜珍网 www.dssz.com