CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:沈***

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. state

    0下载量:
  2. 实现对输入序列检测功能 1. 低电平异步复位 2. 检测序列特征为10010 3. 输出高电平,维持一个时钟周期 4. 数据序列一个时钟周期为一个数据态,时钟上升沿触发检测 -Detection of the input sequence to achieve 1. Low asynchronous reset 2. Detection sequence is characterized by 10010 3. High output, maintainin
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:792
搜珍网 www.dssz.com