CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:张****

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. 32mto1m

    0下载量:
  2. 主要实现将32Mhz的时钟,通过一个触发信号将其分成1Mhz的互补信号,总共十个周期的,十个周期后输出为零-The main achievement of the clock 32Mhz by a trigger signal will be divided into complementary signals 1Mhz, for a total of ten cycles, after ten cycles output is zero
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:164111
搜珍网 www.dssz.com