CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名：王****

发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
  • 电话号码：
  • Homepage：
  • 会员简介：

最新会员发布资源

  1. fre_dev_v0.1

    0下载量：
  2. 用verilog编写的频率可以控制的三角函数发生器,其中用matlab编写的sine表存入rom中-use verilog making the generator of sine and cosine

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-06-14
    • 文件大小：21655316
搜珍网 www.dssz.com