CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:刘***

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. float_add_module

    3下载量:
  2. verilog编写的32位浮点数加法器。Start_Sig 和Done_Sig 是控制信号,作为启动和反馈完成,A 和B 是32 位宽的操作数输入信号,Result 则是32 位宽的输出结果。-32bits float add module use Verilog HDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1711
搜珍网 www.dssz.com