CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:黄****

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. babin

    0下载量:
  2. 八位并入串出移位寄存器 利用3种状态LOAD,CLK,SOUT,系统时钟为输入的CLK,在这3种状态间变换。发送时,当CLK上升沿时,并且LOAD=1时,输出(SOUT)为并行输入量的最低位(即din(0)),当CLK是上升沿时,LOAD低电平时,输出为并行输入量的最低位(din(0))。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:10892
搜珍网 www.dssz.com