CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:达**

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. clock

    0下载量:
  2. FPGA的时钟设计,源代码,很有参考价值,希望对学习FPGA设计的朋友有参考意义.-FPGA clock design, source code, a good reference, would like to learn FPGA reference design meaning friends.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:21941
搜珍网 www.dssz.com