搜索资源列表
digital_signal_processing_usrp
- 此压缩包是关于USRP中的数字信号处理，包括锁相环、数字滤波器和数据类型转换-digital filer、data convertion
eda
- EDA 正弦信号发生器：正弦信号发生器的结构有四部分组成，如图1所示。20MHZ经锁相环PLL20输出一路倍频的32MHZ片内时钟,16位计数器或分频器CNT6，6位计数器或地址发生器CN6，正弦波数据存储器data_rom。另外还需D/A0832（图中未画出）将数字信号转化为模拟信号。此设计中利用锁相环PLL20输入频率为20MHZ的时钟，输出一路分频的频率为32MHZ的片内时钟，与直接来自外部的时钟相比，这种片内时钟可以减少时钟延时和时钟变形，以减少片外干扰 还可以改善时钟的建立时间和保持时
TDTL_zero_order
- 在matlab与SystemGenerator的平台下实现零阶时延数字正切锁相环。此模块最终能达到与输入信号同频率。-In the matlab, and SystemGenerator the platform, zero-order delay tangent digital phase-locked loop. This module is ultimately to reach input signal with the same frequency.
PLL
- 基于锁相环的数字调制解调的分析与设计-phase modulation and demodulation based on PL.
CS8955_RDS
- RDS(Radio Data System)数据广播系统是将数字信号调制到调频波段 (87.5~108MHz)并以广播的形式发送的一种信号传输系统。这种传输模式在北美 和欧洲得到了采用，而且得到越来越多的其他国家的关注。在北美和欧洲 都有 相应的标准，即RBDS 和RDS。 传输数据时，数据加载到57KHz 的副载波频段。副载波经过调制以适应固定 的双相编码信号。这个副载波经过抑制以避免调制后的数据在锁相环立体声解码 器中产生混叠同时还要与德国同样采用57KHz 频率作为
PLL-and-FLL-in-digital-costas-loop
- 锁相环和锁频环在数字costas环中的应用.pdf 一篇关于costa环路的新颖设计方案，包含大量的仿真图和性能分析，对学习锁相环有很大帮助-And frequency-locked loop PLL digital costas loop in the application. Pdf a novel about the costa loop design, contains a large number of simulation map and performance analysis a
program
- 锁相技术在测控、通信、数字信号处理等众多领域得到了广泛的应用。虚拟锁相环成为锁相环发展趋势之一，根据锁相环路的基本组成及原理，利用LabVIEW软件提供的强大的数值计算和信号分析等能力对锁相环进行设计。实验和仿真结果表明该软件锁相环具有较好的捕获和跟踪性能。利用软件实现的锁相环比硬件锁相环具有更好的灵活性和通用性，同时具有结构简单、参数设计灵活等优点。-Lock-in technique in many areas of monitoring and control, communication
qpsk-carrier-pick-out
- QPSK基带数字相干解调的载波提取_陈教芳 本文介绍了基带数字相干解调的载波恢复锁相环的结构原理，并对其进行了性能分 析.与四倍频方法比较，在相同条件下，前者比后者环路信噪比高5一1odB.实验结果表 明，恢复的载波稳定性良好。 -qpsk carrier pick out
aaa
- 一种全数字时钟数据恢复电路的设计与实现，提出一种改进型超前滞后锁相环法的全数字时钟恢复算法，与同类电路比较，具有数据码率捕获范围宽、捕获时间短的优点。-Clock Date Recovery(CDR)circuit is a important part of data transmission equipment．For the burst data transmission，the traditional phase—lock loop can hardly achieve the re
plltest
- 基于Dq变换数字实现三相锁相环的功能，对于谐波的抗干扰能力差-three-phase phase-lock loop based on d-q transformation
ADF4113-_51_driver
- 51单片机控制锁相环芯片 ADF4113 + 压控电路实现数字控制正弦波信号发生。信号源-51 single-chip microcomputer control PLL chip ADF4113+ voltage control circuit for digital control of sine wave signal.Signal source
gord
- 频带数字通信中,频带一阶锁相环simulink模型 不错的 很好-Band digital communications, frequency band of first order phase-locked loop simulink model good is very good
flxg
- 频带数字通信中,频带一阶锁相环simulink模型 不错的 很好-Band digital communications, frequency band of first order phase-locked loop simulink model good is very good
ccmmunications
- 频带数字通信中,频带一阶锁相环simulink模型 不错的 很好-Band digital communications, frequency band of first order phase-locked loop simulink model good is very good
vhry
- 频带数字通信中,频带一阶锁相环simulink模型 不错的 很好-Band digital communications, frequency band of first order phase-locked loop simulink model good is very good
ordyrnirstgood
- 频带数字通信中,频带一阶锁相环simulink模型 不错的 很好-Band digital communications, frequency band of first order phase-locked loop simulink model good is very good
verddjgital
- 频带数字通信中,频带一阶锁相环simulink模型 不错的 很好(Band digital communications, frequency band of first order phase-locked loop simulink model good is very good)
simple_PLL
- 实现数字二阶锁相环仿真模拟，基于matlab(Simulation of digital two phase phase locked loop on matlab)
感应加热电源的研究
- 超音频串联谐振式感应加热电源为研究对象，应用锁相环和PID 技术，采用数字信号处理器(DSP)和复杂可编程逻辑器件(CPLD)联合控制的数字化技术实现感应加热电源的频率跟踪和0°～180° 自由移相调功，为感应加热电源系统的数字化、信息化、柔性化、智能化控制提供了优质、可靠的技术基础。(Superaudio series resonant induction heating power supply as the research object, the application of PLL a
ADF4355 数据手册
- ADF4355是微波宽带(54-6800MHz)可实现小数N分频或整数N分频锁相环(PLL)的频率合成器,高分辨率38位模数,低相位噪声电压控制振荡器(VCO),可编程1/2/4/8/16/32/64分频输出,模拟和数字电源为3.3 V,主要用在无线基础设施（W-CDMA,TD-SCDMA,WiMAX,GSM, PCS,DCS,DECT）,点到点/点到多点微波链路(ADF4355 microwave broadband (54-6800 MHZ) can realize the decimal