搜索资源列表
electroniclock
- 1）能完成开锁功能 2）能实现设置密码的功能 3）用有限状态机的方法编程 4) 作业提交时间：在第14周周日前提交-1) to complete the unlock function 2) set a password to achieve the functions of 3) by the method of finite state machine programming 4) submitted the operating time: 14 weeks in the fir
HS100H_01
- 基于有限状态机的多级菜单，多义键盘监控源程序，含有点阵液晶驱动，串口通信等模块-Finite state machine based on multi-level menu, keyboard monitoring source polysemous, containing dot-matrix LCD driver, serial communications modules
fsm
- 高效的有限状态机，代码形式给给出 主要是我的一些学习资料-Efficient finite state machine, code form is mainly to give some of my learning materials
seqdet
- Verilog编写的有限状态机的程序，实现对一二进制序列的检测，该有限状态机提供8个状态的，可以任意修改，作为测试。-Verilog written procedures for finite state machines to achieve the detection of a binary sequence, the finite state machine with 8 states, and can be freely modified, as a test.
EfficientSynthesizableFiniteStateMachineDesignusin
- 高效的同步有限状态机的设计，本代码详细的说明了如何设计高效和规范的fsm设计-Efficient Synthesizable Finite State Machine Design using NC-Verilog
AI-FSM
- 游戏AI 有限状态机的示例代码 FSM-FSM FSM FSM FSM FSM FSM FSM FSM
testgray
- 有限状态机FSM编程设计及测试，代码合一了，以三位gray码为例，在modulesim5.7上测试通过。-Finite state machine FSM programming design and test, code-one, and with three gray code, for example, in the modulesim5.7 on the test.
EDA
- 利用 VHDL 设计的许多实用逻辑系统中，有许多是可以利用有限状态机的设计方案来 描述和实现的。无论与基于VHDL 的其它设计方案相比，还是与可完成相似功能的CPU相 比，状态机都有其难以逾越的优越性，它主要表现在以下几方面： h由于状态机的结构模式相对简单，设计方案相对固定，特别是可以定义符号化枚举 类型的状态，这一切都为 VHDL 综合器尽可能发挥其强大的优化功能提供了有利条件。而 且，性能良好的综合器都具备许多可控或不可控的专门
code
- 用dff方法实现二分频，行为描述实现二分频，二分频，投票代码，有限状态机-Dff method used to achieve two-way, behavioral descr iptions to achieve two-way, two-way, voting codes, finite state machine
win32asmCourseDesign_a_calculator_by_webee
- Win32汇编的课程设计，一个仿xp计算器的程序。 主要是熟悉windows编程，有限状态机的设计。-Win32 compilation of curriculum design, an imitation xp calculator program. Are mainly familiar with windows programming, finite state machine design.
DUAL_finite_state_machine
- 对EIGRP的高级特性DUAL有限状态机的详细描述-EIGRP advanced features of the DUAL finite state machine detailed descr iption of the
AReconfigurableFIRFilterSystemBasedonFPGA
- 本文将FPGA的快速性和计算机的灵活性通过USB2．0总线有机地结合起来，设计了一个基于FPGA的可调参数FIR滤波系统。此系统由计算机根据各种滤波器指标计算出滤波参数，通过USB2．0对FPGA芯片内部的FIR多阶滤波器进行参数配置，实现数字滤波器参数可调；配置后的FPGA滤波单元完成对A／D采集的信号进行滤波运算，滤波后的数据经过缓存后通过USB2．0总线传输至计算机进行显示、分析和储存等进一步处理。在系统中采用有限状态机对FPGA参数配置模式和滤波模式进行切换，保证了系统的有序运行。-In
StatesMachineTest
- 该程序为实现一个有限状态机。 CallbackFuncManager.cpp 回调函数 StatesMachineApp.h 有限状态机-The program for the realization of a finite state machine. CallbackFuncManager.cpp callback function StatesMachineApp.h finite state machine
bujindianji
- VHDL通过设计有限状态机实现步进电机控制源码程序-VHDL implementation through the design of finite state machine source code stepper motor control program
telnet.tar
- linux下的telnet客户端源代码实现，采用有限状态机实现。-telnet client under linux source code implementation, the finite state machine implementation.
machine
- 状态机的使用对于大家来是很关键，这是个有限状态机的使用的例子，方便大家学习。-The use of state machines is critical for us to, this is the use of finite state machine example so as to facilitate learning.
iic_communication
- 实现IIC通信,通过一段式有限状态机实现对SRAM的读写时序,清晰易懂.-this code is very easy to understand
zuyuan
- 这是一个实现有限状态机的verilog编程的程序-This is a realization of finite state machine programming procedures verilog
Verilog_HDL
- 有限状态机和可综合风格的Verilog_HD
wf
- 六个基本实体：工作流定义、活动、转换条件、工作流相关数据、角色、应用程序，几个实体加上管理部分基本可以实现接口，这里的活动就是库所，转换条件对应的是条件和变迁，可贵的是文档里介绍了表结构，对状态、类型等也作了枚举，简单介绍了Petri网结构，最重要的是介绍了基于关系型数据库的建模，介绍了几个条件路由，后面就是流程运转的核心部分，也是有限状态机实现-Six basic entities: the workflow definition, activity, conversion condition