搜索资源列表
16位乘法器
- 自已写的一个16X16的乘法器，速度比较慢。初学者练习练习！-own writing an audio Multiplier, speed is relatively slow. Beginners practice practice!
8位相位相加乘法器
- 8位相 加乘法器，具有高速，占用资源较少的优点-eight multiplier phase together with high-speed, taking up less resources advantages
51子程序库
- 该文件里包含了大量的常用经典的程序代码,可以为51编程者带来事半功倍的效果,-The document contains a number of popular classics code can be programmed for 51 brought a multiplier effect,
rc6_avr
- AVR单片机的优化RC6 加密算法（速度快，其优化思想绝对值得学习） 在有128bytes RAM 的AVR单片机上执行 rc6 16/10/8(16 bit/10 rounds/8 bytes keys) * 对多数代码进行了 C 语言优化，对数据相关循环移位，模乘等用ASM优化 * 在4MHz无乘法器的AVR上得到平均 1172 Bytes/s的加解密速度。 * 编译器: AVR-G-AVR optimization RC6 encryption algorithm
实验5_硬件乘法器操作
- ＭＳＰ４３０Ｆ４４９的硬件乘法器操作IAR Practice code-MSP430F449 hardware multiplier operation code IAR Practice
乘子法
- 优化方法中的解非线性规划问题的一种方法,乘子法-optimization methods of solving nonlinear programming problem in a way Multiplier Method
乘式还原
- A代表数字0到9中的前五个数字，Z代表后五个数字，请还原 下列乘式。 A Z A × A A Z ------------ A A A A A A Z Z Z A A ------------ Z A Z A A *问题分析与算法设计 问题本身并不复杂，可以对乘式中的每一位使用穷举法，最 终可以得到结果。本题的关键在于怎样有效的判断每个部分积的 每一位是否满足题意，这一问题处理不好，编写的程序会很长。
乘式还原(2)
- 有乘法算式如下： ○○○ × ○○ ------------ ○○○○ ○○○○ ------------ ○○○○○ 18个○的位置上全部是素数(1、3、5或7)，请还原此算式。 *问题分析与算法设计 问题中虽然有18数位，但只要确定乘数和被乘数后经过计算 就可确定其它的数位。-multiplication formula is as follows : 2000 2000 --- --- 2000 2000 --- ---
1.6运算器部件实验：乘法器
- 这个是用vhdl编写的乘法器,仅仅供大家参考-VHDL prepared by the multiplier, just for reference
booth_mul
- 一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分积的符号扩展，采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元，整个设计用VHDL语言实现。-a 16 to be completed with symbols / unsigned multiplication of the number of binary multipliers. The multiplier used to impr
multiplier_TB
- multiplier testbench
16bit-multiplier
- 实现verilog16位乘法器，verilog新手(achieve 16-bit multiplier)
7P(divisionymulti)
- divider and multiplier number labview
Lab4
- 布斯(Booth)乘法器是一種透過編碼後再運算所得到較佳效能乘法器 請嘗試描述說明 1. 布斯乘法器原理 2. 布斯乘法器組成架構 3. 並嘗試完成布斯乘法器(The Booth multiplier is a better performance multiplier that is encoded and then computed Please try to describe the descr iption 1. Booth multiplier principle Boo
modified_booth_multiplier
- quartus ii项目文件包，功能是改进的booth乘法器，节省时钟，已完成仿真。(This zip file contains a quartus ii project, which can fufill multiple function. It is done by using a modified booth multiplier.)
Minor-1
- code for "booth multiplier" using verilog
fir4tap using array
- 4 tap fir filter using by passing multiplier
Fixed-Floating-Point-Adder-Multiplier-master
- Fixed-Floating-Point-Adder-Multiplier with test bench
16 bit signed number multiplier
- 16位有符号数乘法器，使用Booth编码和华莱士树，提供程序源文件和测试文件(The 16 bit signed multiplier uses Booth encoding and Wallace tree to provide source files and test files.)
multiplier
- Booth乘法器是属于位操作乘法器，采用流水线结构实现(The Booth multiplier is a bit-operated multiplier that is implemented in a pipeline structure.)