CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - quartus2

搜索资源列表

  1. clock

    0下载:
  2. 闹钟 运用quartus2软件编写程序,具有调整时间,设置闹钟,整点报时等功能,将整个工程打包了-Alarm Clock using quartus2 software programming, adjust the time, set the alarm, the whole point timekeeping function, the whole project package
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:1055114
    • 提供者:nar
  1. FPGA_pipeline

    0下载:
  2. 用Quartus2开发的流水线指令集计算机系统模型,具体指令功能见包内说明-Development pipeline Quartus2 instruction set computer system model, described in the specific command functions, see package
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:11282095
    • 提供者:高隐
  1. SMBus

    0下载:
  2. 快速傅里叶反变换的verilog源码程序,512点,适用于Quartus2开发环境。-Inverse fast Fourier transform Verilog source programs, 512, for development environment Quartus2.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:862793
    • 提供者:kidd
  1. frequency-divider

    0下载:
  2. 基于Quartus2和Modlesim环境下编译顺利通过的分频器源程序代码-Source code compiled Quartus2, and Modlesim environment passed the divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:544
    • 提供者:曾红雨
  1. songer

    0下载:
  2. EDA课程设计,乐曲发生器,用quartus2软件实现-EDA curriculum design, music generator, with quartus2 software
  3. 所属分类:software engineering

    • 发布日期:2017-11-25
    • 文件大小:402646
    • 提供者:张天琪
  1. jinwang

    0下载:
  2. 4位二进制计数器 基于quartus2程序-module CNT24(CLK,Q) output [3:0] Q input CLK reg [3:0] Q1 always @(posedge CLK) begin Q1<=Q1+1 end assign Q=Q1 endmodule
  3. 所属分类:assembly language

    • 发布日期:2017-11-13
    • 文件大小:268676
    • 提供者:进网
  1. zxs4826_chuzuchejifei

    0下载:
  2. 基于Quartus2的出租车计费软件设计,功能齐全,课程设计题目。-Based Quartus2 taxi billing software design, functional curriculum design topics.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2990541
    • 提供者:zhaosong
  1. zxs4826_yuequbofang

    0下载:
  2. 基于Quartus2的乐曲播放电路,可以播放多首乐曲,代码清晰简单,是课程设计题目。-Quartus2 based music playback circuitry, can play more songs, the code clear and straightforward, curriculum design topics.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:7923964
    • 提供者:zhaosong
  1. zxs4826_clock

    0下载:
  2. 基于QUARTUS2的电子时钟设计程序,程序简单,是课程设计的题目,可以作为有力参考。-Based QUARTUS2 electronic clock design procedure is simple, is the subject of curriculum design, can serve as a strong reference.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2193527
    • 提供者:zhaosong
  1. zyled

    0下载:
  2. 采用EDA技术,在quartus2上实现了交通信号灯自动控制器,性能良好-EDA technology used in quartus2 to achieve a traffic signal controller, good performance
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1781200
    • 提供者:Zoe
  1. zyplj

    0下载:
  2. 采用EDA技术,使用Quartus2软件完成了数字频率计的设计与实现,其中包含计时器,控制器的设计,很实用-Using EDA technology, the use of software to complete Quartus2 digital frequency meter design and implementation, which includes timers, controller design, very practical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1893037
    • 提供者:Zoe
  1. hello_world

    0下载:
  2. 基于quartus2串口通信(Nois2软件调试代码)-Based on the quartus2 serial communication (Nois2 software debugging code)
  3. 所属分类:software engineering

    • 发布日期:2017-04-01
    • 文件大小:3000
    • 提供者:罗德曼
  1. FM

    1下载:
  2. 用matlab中dsp builder做的FM调制器,仿真成功。编译后可下载到quartus2中,供学习参考。-Using matlab dsp builder to do in FM modulator, simulation success. Compiled can be downloaded to quartus2, the reference for the study.
  3. 所属分类:Post-TeleCom sofeware systems

    • 发布日期:2017-04-01
    • 文件大小:6702
    • 提供者:苏耀东
  1. sinwave

    0下载:
  2. 用matlab中dsp builder做的正选信号发生器,仿真成功。编译后可下载到quartus2中,供学习参考。-Using matlab dsp builder to do in an AM modulator successful simulation. Compiled can be downloaded to quartus2, the reference for the study.
  3. 所属分类:Post-TeleCom sofeware systems

    • 发布日期:2017-03-30
    • 文件大小:604637
    • 提供者:苏耀东
  1. sinmdl

    0下载:
  2. 根据官网手册,用matlab中dsp builder做的AM调制器例子,仿真成功。编译后可下载到quartus2中,供学习参考。-According to the official website manual, using matlab to do in dsp builder AM modulator examples of successful simulation. Compiled can be downloaded to quartus2, the reference for the
  3. 所属分类:Post-TeleCom sofeware systems

    • 发布日期:2017-05-15
    • 文件大小:4040407
    • 提供者:苏耀东
  1. voter

    0下载:
  2. 这是一个基于Quartus2 的七人投票表决系统-voter for 7 men
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:299765
    • 提供者:油雨墨夜
  1. count4

    0下载:
  2. 这是一个基于Quartus2 开发环境的4输入加法器- 4adder basic on Quartus2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:233255
    • 提供者:油雨墨夜
  1. decoder_38

    0下载:
  2. 这是基于Quartus2 开发环境和verilog hdl语言写的38译码器-This is based development environment and Quartus2 verilog hdl language used to write decoder 38
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:229150
    • 提供者:油雨墨夜
  1. voter_VHDL

    0下载:
  2. 这是基于Quartus2开发环境和vhdl语音编译的表决器-voter basic on vhdl and Quartus2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:330997
    • 提供者:油雨墨夜
  1. fenpin5

    0下载:
  2. 用verilog语言实现的分频器,开发环境是Quartus2 7.2版本-Divider using verilog achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:159035
    • 提供者:叶云
« 1 2 ... 5 6 7 8 9 1011 12 »
搜珍网 www.dssz.com