CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - quartus2

搜索资源列表

  1. wzy01

    0下载:
  2. Quartus2 VHDL数据选择器程序设计,用于熟悉EDA软件的使用。-Quartus2 VHDL programming data selector for use familiar EDA software.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:136449
    • 提供者:zheyu
  1. example1

    0下载:
  2. 采用nios2的嵌入式数字钟的设计与实现,首先使用quartus2中的sopc builder设计CPU内核,然后在nios2中庸C语言来实现数字钟的功能--Embedded digital clock with nios2 the design and implementation, the first to use quartus2 the sopc builder design CPU core, and then nios2 Mean C language function digita
  3. 所属分类:software engineering

    • 发布日期:2017-05-20
    • 文件大小:5659529
    • 提供者:helinyang
  1. sipo8

    0下载:
  2. 串入并出源代码,可进行8位数据的串/并转换。其中包括QUARTUS2的完整工程,有正确的仿真波形供参考。-In series and the source code, can be 8-bit data series/parallel conversion. Including QUARTUS2 complete project,and the correct simulation waveform for reference.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:217522
    • 提供者:simulin_2008
  1. piso8

    0下载:
  2. 并/串转换的VHDL源代码,其中包括完整的QUARTUS2工程,还有正确的仿真波形。串行,并行数据 -Serial/parallel conversion ,VHDL source code, including complete QUARTUS2 project, and the correct simulation waveform file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:223220
    • 提供者:simulin_2008
  1. display_fsm

    0下载:
  2. 采用状态机移位显示字符的VHDL代码,包括QUARTUS2的完整工程。-Shifting display with state machine . VHDL code , including the complete QUARTUS2 project.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:328292
    • 提供者:simulin_2008
  1. clock_finish

    0下载:
  2. 基于quartus2的数字时钟,时间可调-Based quartus2 digital clock, time is adjustable. . . . .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6220511
    • 提供者:aaaajjjj
  1. wave_zhankongbi

    0下载:
  2. 基于quartus2的PWM波源代码。。 调频范围:1hz至100khz。。。很准-The PWM wave source code based on quartus2. . . . Frequency range: 1hz to 100khz. . . Is quasi-
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:440456
    • 提供者:aaaajjjj
  1. wave_finish

    0下载:
  2. 基于quartus2的信号发生器,可产生正弦,三角,方波-Based quartus2 signal generator can produce sine, triangle, square wave. .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1138714
    • 提供者:aaaajjjj
  1. S3_WAVE

    0下载:
  2. 这是一个波形发生程序 运行环境是quartus2 已通过编译-The code is to generate a wave welecome to download!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-17
    • 文件大小:26774911
    • 提供者:叶婧雯
  1. jiaotongdeng

    0下载:
  2. 使用quartus2实现的交通灯控制,包括各个模块实现及总体实现-traffic light
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2058973
    • 提供者:心语
  1. ffj

    0下载:
  2. 使用硬件语言实现分接,使用QUARTUS2软件仿真测试-Tap hardware language, the use of simulation testing QUARTUS2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2293706
    • 提供者:linzi
  1. alu

    0下载:
  2. VHDL描述的alu,可以进行基本的运算,在quartus2环境下运行。实验课作业。-VHDL descr iption of the alu, the basic operations can be carried out in quartus2 environments. Experimental course work.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:2027124
    • 提供者:EMMILY
  1. TRAFFIC_LED

    0下载:
  2. 这个文件时quartus2下面实现了一个交通红绿灯的实现,有一些调试文件,放在quartus2下可以直接运行!相当的给力!-This file implements a quartus2 following the implementation of traffic lights, there are some debug file may be run directly on the quartus2! Equivalent to the force!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:696309
    • 提供者:刘祖奇
  1. ordinary_errorsof_quartus_compile

    0下载:
  2. 在quartus2的运用过程中,可能会出现各种各样的错误,该文档归纳了各种可能的错误,供大家参考!-In quartus2 the application process, a variety of errors may occur, the document summarizes the various possible errors, for your reference!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:17264
    • 提供者:张雨朋
  1. a_digital_time_keeper1

    0下载:
  2. 数字时钟 已经在quartus2仿真验证过 VHDL代码-Digital clocks already in quartus2 simulation validated VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2233206
    • 提供者:刘苇
  1. full_duplex_connection_19200_16

    0下载:
  2. 全双工串口通信VHDL代码 已在quartus2上仿真验证 波特率19200 16倍频-Full-duplex serial communication already in quartus2 on VHDL code simulation validation baud rate 19200 16 octave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2421246
    • 提供者:刘苇
  1. Fifo

    0下载:
  2. 在quartus2中实现FIFO并仿真通过-FIFO is implemented in quartus2 and simulation by
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:369786
    • 提供者:邓忠飞
  1. i2c

    0下载:
  2. 在quartus2中实现I2C并仿真通过-Implemented in quartus2 and simulation through the I2C
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:64274
    • 提供者:邓忠飞
  1. reg_shift

    0下载:
  2. 在quartus2中实现寄存器移位操作并仿真通过-Shift register is implemented in quartus2 operation and simulation by
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:370677
    • 提供者:邓忠飞
  1. quartus2

    0下载:
  2. quartusⅡ9.0的安装及使用的详细教程,非常好用-quartus Ⅱ 9.0 installation and use of the detailed tutorial, very easy to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-25
    • 文件大小:3095552
    • 提供者:yanping
« 1 2 3 4 5 6 78 9 10 11 12 »
搜珍网 www.dssz.com