搜索资源列表
ref-sdr-sdram-verilog
- sdram控制器的开发程序，还有文档，可以参考以下
SDRAM内存的维修
- SDRAM内存的维修-SDRAM maintenance
ref-sdr-sdram-vhdl
- 标准SDR SDRAM控制器参考设计_verilog_lattice\\sdr_ctrl.v
sdram
- sdram test controller altera
SDRAM
- SDRAM的原理和时序，对于实现对SDRAM操作非常有帮助！
sdram
- vhdl 编写的sdram controler, 双通道
Verilog&Vhdl混语言对SDRAM的控制源代码
- Verilog&Vhdl混语言对SDRAM的控制源代码，提供了很好的例子，顶层文件为sdrm.v！-VerilogVhdl mixed language SDRAM control of the source code, provided a good example of top-level documents sdrm.v!
我的SDRAM资料收藏
- RAM（Random Access Memory）随机存取存储器对于系统性能的影响是每个PC用户都非常清楚的，所以很多朋友趁着现在的内存价格很低纷纷扩容了内存，希望借此来得到更高的性能。不过现在市场是多种内存类型并存的，SDRAM、DDR SDRAM、RDRAM等等，如果你使用的还是非常古老的系统，可能还需要EDO DRAM、FP DRAM（块页）等现在不是很常见的内存-RAM (Random Access Memory) random access memory system performa
SDRAM控制核
- SDRAM控制核SDRAM控制核
内存(SDRAM,PSRAM,NOR,NAND)相关技术介绍.
- 详细介绍了这几种内存(SDRAM,PSRAM,NOR,NAND)相关技术及区别
SDRAM 的原理和时序
- 、 数据输出（读） 在选定列地址后，就已经确定了具体的存储单元，剩下的事情就是数据通过数据 I/O通道 （DQ）输出到内存总线上了。但是在 CAS 发出之后，仍要经过一定的时间才能有数据输出， 从 CAS与读取命令发出到第一笔数据输出的这段时间，被定义为 CL（CAS Latency，CAS潜 伏期）。由于 CL只在读取时出现，所以 CL又被称为读取潜伏期（RL，Read Latency）。CL 的单位与 tRCD一样，为时钟周期数，具体耗时由时钟频率决定。
KEIL_LPC2478_TFT
- NXP LPC2478例程，能正常使用。包括TFT.触摸屏.SDRAM.以及简单常用测试程序
DDR SDRAM控制器的VHDL代码已经测试
- DDR SDRAM控制器的VHDL代码已经测试
cyclone_ug_ddr_sdram
- ddr——sdram
MPC8260 SDRAM Support.pdf
- MPC8260 SDRAM Support
USB and SDRAM Controller
- 基于CY7C68013A的Slave FIFO和SDRAM控制器
SDRAM 内存详解
- SDRAM 内存详解
sdram操作
- sdram操作
基于SDRAM的图像存储器
- 基于FPGA的SDRAM控制器设计 摘 要：介绍了SDRAM的特点和工作原理，提出了一种基于FPGA的SDRAM控制器设计方法，采用Verilog语言完成的控制器的设计，可以很方便地对SDRAM进行操作。控制器在大容量数据记录仪扩展缓存得到了很好的应用。
6713SDRAM.rar
- TI DSP C6713开发板SDRAM读写程序,read&write program of sdram