搜索资源列表
frequency
- 简易数字频率计： 1、频率计的测频范围为1Hz～10KHz，被测量的信号为TTL逻辑的标准方波信号；2、为提高测量精度，采用计数法（≥1000Hz）和测周法（＜1000Hz）相结合的方法进行测量；3、显示器采用6位七段数码管，显示器的无效零应消隐。信号≥1000Hz时不显示小数点，信号＜1000Hz时显示小数，小数点后取两位。 -Simple digital frequency meter: 1, frequency of measurement frequency range of 1
shuoming
- 使用Verilog HDL进行数字逻辑设计、综合、仿真的步骤及工具软件使用简要说明.doc
DigitalLogic
- 组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法-Combinational logic circuits, sequential logic circuits and digital logic circuit system design, installation, testing methods
sl
- 在数字逻辑中用来化简质蕴含表，M,N为参数上限，可以自己修改。文件名字取得不是很准确。-Used in the digital logic behind the quality of simple form, M, N for the parameters of the ceiling, you can make amendments on her own. File name is not very accurate.
pll
- 摘要:叙述了全数字锁相环的工作原理,提出了应用VHDL 技术设计全数字锁相环的方法,并用复杂可编程逻辑器件CPLD 予以实现,给出了系统主要模块的设计过程和仿真结果。-Abstract: This paper describes the working principle of an all-digital phase-locked loop is proposed application VHDL technical design an all-digital phase-locked loo
time
- 数字逻辑课程设计数字钟，用硬件描述语言完成，简单易懂。-Curriculum design, digital clock digital logic, using hardware descr iption language, complete, easy to understand.
VHDLbasicExampleDEVELOPEMENTsoursE
- 这里收录的是《VHDL基础及经典实例开发》一书中12个大型实例的源程序。为方便读者使用，介绍如下： Chapter3：schematic和vhdl文件夹，分别是数字钟设计的原理图文件和VHDL程序； Chapter4：multiplier文件夹，串并乘法器设计程序（提示：先编译程序包）； Chapter5：sci文件夹，串行通信接口设计程序； Chapter6：watchdog文件夹，看门狗设计程序； Chapter7：taxi文件夹，出租车计价器设计程序； Chapte
vhdl
- 数字逻辑课程设计，用vhdl实现红外线传输系统的课程设计，下载验证通过-Digital logic course design, using vhdl infrared transmission system to achieve curriculum design, download verified by
luojifenxiyi
- 逻辑分析仪是利用时钟从测试设备上采集和显示数字信号的仪器，最主要作用在于时序判定。由于逻辑分析仪不像示波器那样有许多电压等级，通常只显示两个电压（逻辑1和0），因此设定了参考电压后，逻辑分析仪将被测信号通过比较器进行判定，高于参考电压者为High,低于参考电压者为Low，在High与 Low之间形成数字波形。例如：一个待测信号使用200MHz采样率的逻辑分析仪，当参考电压设定为1.5V时，在测量时逻辑分析仪就会平均每5ns采取一个点，超过1.5V者为High(逻辑1)，低于1.5V者为Low（逻
dianziqiandaqi
- 用数字逻辑器件做的8路电子抢答器的设计电路图~可以LED显示抢答成功者-Digital logic devices with 8-way to do the design of electronic circuit Responder LED Display answer in ~ can be successful
GuessNum
- 模拟“文曲星”上的“猜数字”游戏。 电脑随机出0到9四个相不相同的数字，然后玩家猜。 数字和位置都对，标记为A。数字对，但位置不对，标记为B。 如果猜测的结果为，4A0B，即玩家四个数字都猜对，赢得游戏。 玩家一共有八次机会猜测，虽无严格证明，但掌握规律的话，一般八次都可以猜对。 这是一种煅炼玩家逻辑判断力的游戏，很有趣。 -Simulation " Wen Quxing" on the " number guessing"
mimasuo_VHDL
- 用数字逻辑的vhdl编写密码锁的指导书参考一下-Using digital logic vhdl write lock reference guide book
jiaotongxinhaodengkongzhiqidesheji
- 本论文主要介绍了红、绿、黄三色交通信号灯较简单的数字逻辑控制电路设计及其原理。本设计方案由定时器、分频器、扭环形计数器、十进制减法器及七段显示译码器实现交通灯红、黄、绿三色的自动切换，在切换灯光颜色的同时进行时间定时状态的切换，使整个交通灯系统得以按照事先设定的定时时间顺利运转。-This paper focuses on the red, green, yellow three-color traffic signal control of the relatively simple digi
jiaotongdeng_EWB
- EWB 软件实现的交通灯，数字逻辑电路课程设计，好东西哦-The software EWB lights, digital logic circuit curriculum design, good things well
VHDL
- VHDL硬件描述语言与数字逻辑电路设计—— VHDL语言的基本知识和设计逻辑电路的基本方法及NAX的使用-VHDL hardware descr iption language and digital logic circuit design
figurelogical
- 洗发水计数器，很有用的，关于数字逻辑的。-Shampoo counter, useful, and on digital logic.
Verilog
- 通过本文章的学习能够使我们设计一些简单的逻辑电路和系统。很快我们就能过渡到设计相当复杂的数字逻辑系统。-To learn through this article, will enable us to design some simple logic circuits and systems. Soon we will be able to transition to the design of complex digital logic systems.
Qurters
- 这是专门介绍数字逻辑实验的资料，包含了原理以及qurtersII的使用方法-It is devoted to digital logic experiment data, including the principle and to use qurtersII
Design_of_FPGA_Responder
- 抢答器在各类竞赛中的必备设备，有单路输入的，也有组输入方式，本设计以FPGA 为基础设计了有三组输入(每组三人)，具有抢答计时控制，能够对各抢答小组成绩进行相应加减操作的通用型抢答器；现行的抢答器中主要有两种：小规模数字逻辑芯片译码器和触发器来做，另外一种用单片机来做；小规模数字逻辑电路比较复杂，用单片机来做随着抢答组数的增加有时候存在I/O 口不足的情况；本设计采用FPGA 来做增强了时序控制的灵活性，同时由于FPGA 的I/O 端口资源丰富，可以在本设计基础上稍加修改可以设计具有多组输入的抢
Verilog_shuzisheji
- 本章的目的是想通过对数字信号处理、计算（Computing）、算法和数据结构、编程语言和 程序、体系结构和硬线逻辑等基本概念的介绍，了解算法与硬线逻辑之间的关系从而引入 利用Verilog HDL 硬件描述语言设计复杂的数字逻辑系统的概念和方法。向读者展示一种 九十年代才真正开始在美国等先进的工业国家逐步推广的数字逻辑系统的设计方法-Purpose of this chapter is to through digital signal processing, computing (