CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 数字逻辑

搜索资源列表

  1. risc

    0下载:
  2. RISC_CPU 是一个复杂的数字逻辑电路,采用精简指令集,寻址空间位 8K,它的基本部件可分成八个 基本部件 -RISC_CPU is a complex digital logic circuits, using reduced instruction set, addressing space bit 8K, and its basic components can be divided into eight basic components
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:268620
    • 提供者:chen
  1. shuziluoji

    0下载:
  2. 这里有数字逻辑实验中的几个经典实验,有加法器的编码和一些比较好的设计-There are several digital logic experiment in classic experiments, there adder design codes and some of the better
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-04
    • 文件大小:320432
    • 提供者:li ui lan
  1. hgfdedssxs

    0下载:
  2. 本文的电子密码锁利用数字逻辑电路,实现对门的电子控制,并且有各种附加电路保证电路能够安 工作,有极高的安全系数。 毕业设计-This locks the use of electronic digital logic circuit, electronic door control, and a variety of additional circuitry to ensure safe working circuit, has a high safety factor. Graduat
  3. 所属分类:Project Design

    • 发布日期:2017-04-16
    • 文件大小:91858
    • 提供者:方婷
  1. 1

    0下载:
  2. 数字密码锁设计,用以74LS112双JK触发器构成的数字逻辑电路控制方案-Digital lock design for 74LS112 dual JK flip-flop circuit composed of digital logic control scheme
  3. 所属分类:SCM

    • 发布日期:2017-04-02
    • 文件大小:92186
    • 提供者:lei zhang
  1. taxi

    0下载:
  2. 利用Verilog HDL语言设计了出租车计费器,使其具有时间 显示、计费以及模拟出租车启动、停止、复位等功能,并设置了动态扫描电路显示车费和对应时间,显示 了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。-Design using Verilog HDL language a taxi meter, it has time display, billing and simulation taxi start, stop, reset and other functions, an
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:279384
    • 提供者:jonette
  1. VHDL-and-DLC-design

    0下载:
  2. VHDL硬件描述语言与数字逻辑电路设计 西安电子科大出版-VHDL hardware descr iption language and digital logic circuit design Xi' an Electronic Science and Technology Publishing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-11
    • 文件大小:18852851
    • 提供者:高新浪
  1. top

    0下载:
  2. 我自己设计的,在大学课程《数字逻辑》后面的八大实验之一的车灯实验,在quartus上设计的-that is a program about lights-controling of car
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:252711
    • 提供者:Gevy
  1. prbs-matlab

    0下载:
  2. 基于Matlab 平台根据反馈数字逻辑给出了m 序列的计算机生成源程序和m 序列的基本性质的考察代码。可根据输入的八进制 本原多项式系数生成相应的m 序列。上机结果验证了程序的正确性和有效性-Matlab-based platform based on feedback digital logic m-sequence are given computer-generated source code and the basic properties of m-sequence code vi
  3. 所属分类:matlab

    • 发布日期:2017-04-03
    • 文件大小:106694
    • 提供者:史培霖
  1. shuziluojidianti

    0下载:
  2. 数字逻辑课程设计 vhdl语言设计电梯系统-Digital logic design language curriculum design vhdl elevator system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:417538
    • 提供者:江家文
  1. digital-IC

    0下载:
  2. 本文献全面介绍了数字逻辑设计的知识与技巧,欢迎下载!-This comprehensive introduction to the literature of digital logic design knowledge and skills are welcome to download!
  3. 所属分类:File Formats

    • 发布日期:2017-04-05
    • 文件大小:369737
    • 提供者:xjzh
  1. DE2-user-Manual-(Chinese-edition)

    0下载:
  2. DE2板教学开发板中文用户手册,DE2板的着眼于为在数字逻辑,计算机组织和FPGA 方面的学习提供一个理想的工具。-DE2 user Manual (Chinese edition)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5751140
    • 提供者:googller
  1. Calculator

    0下载:
  2. JAVA版数字逻辑/电路分析专用计算器(原创)-Digital logic/circuit analysis dedicated calculator (original)
  3. 所属分类:Java Develop

    • 发布日期:2017-04-16
    • 文件大小:20616
    • 提供者:yangfan
  1. Secret-codes

    0下载:
  2. 本书用大量的篇幅讲述了与计算机原理相关的条种编码方法,并通过数字逻辑-Book with plenty of space about the principles associated with the computer coding of species, and through the digital logic
  3. 所属分类:Windows Develop

    • 发布日期:2017-05-21
    • 文件大小:6612821
    • 提供者:lijing
  1. tanchishe

    0下载:
  2. 数字电路与逻辑设计综合实验,贪吃蛇游戏机的实验报告。本实验是用通过VHDL的代码编写,然后下载到EPM7128数字逻辑实验开发板上,用点阵显示老鼠,蛇,以及墙,用数码管显示倒计时以及得分的情况。最终实现老鼠的随机出现,蛇的移动以及吃老鼠得分,撞墙或触边即死。-Digital circuit and logic design experiment, experimental report of the Snake game consoles
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:262040
    • 提供者:张三
  1. xiawenyu-verilog-

    0下载:
  2. 数字系统设计的入门书,教你如何学会用verilog语言实现各种数字逻辑功能,例程经典易懂-xiawenyu verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:3017115
    • 提供者:马婷婷
  1. Counter

    0下载:
  2. 用VERILOG语言实现的74*163 计数器,代码十分简单易懂,适合数字逻辑电路实验的初学者-With the VERILOG language implementation of the 74* 163 counter, the code is very simple and easy to understand, suitable for digital logic circuit experiment for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:415479
    • 提供者:仲崇鑫
  1. DDPP

    0下载:
  2. 数字设计原理与实践,英文版,是一本数字逻辑电路方面的书籍,使用Verilog VHDL语言进行开发,并且专门有一张是来讲解如何进行开发的,一般的锁存器、寄存器之类的基础性的原理都有-Digital Design Principles and Practices
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4628941
    • 提供者:
  1. lookahead-adder

    0下载:
  2. Quartus环境下的超前进位加法器的编写代码,适合初学数字逻辑设计的学习-Lookahead adder in Quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:296347
    • 提供者:陈轶博
  1. Successive-binary-adder

    0下载:
  2. Quartus环境下的逐次进位加法器的编写代码,适合初学数字逻辑设计的学习-Successive binary adder in Quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:271392
    • 提供者:陈轶博
  1. MUX

    0下载:
  2. Quartus环境下多路选择器的编写代码,适合初学数字逻辑设计的进行学习-MUX in Quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:254148
    • 提供者:陈轶博
« 1 2 3 4 5 6 7 89 10 11 12 13 ... 26 »
搜珍网 www.dssz.com