搜索资源列表
matlab simulink 锁相环程序
- 这是一个用simulink仿真锁相环的程序，介绍了模拟锁相环与数字锁相环的仿真原理
verilog dpll（数字锁相环）
- 用xilinx ise 10.1实现了数字锁相环，仅供参考
adf4360锁相环程序
- adf4360的锁相环程序，基于单片机8051.内有说明，比较有借鉴意义。
锁相环
- MATLAB锁相环仿真，源程序
锁相环MB1504的c语言驱动程序
- 锁相环MB1504的c语言驱动程序 51单片机控制 完整版,MB1504 PLL driver of c language SCM 51 full version
发射部分采用锁相环式频率合成器技术
- 发射部分采用锁相环式频率合成器技术， MC145152和MC12022芯片组成锁相环，将载波频率精确锁定在35MHz，输出载波的稳定度达到4×10-5，准确度达到3×10-5，由变容二极管V149和集成压控振荡器芯片MC1648实现对载波的调频调制；末级功放选用三极管2SC1970，使其工作在丙类放大状态，提高了放大器的效率，输出功率达到设计要求。,Part of the launch phase-locked loop frequency synthesizer using technolog
pllzijida 自己利用PSCAD搭建的２种PPL锁相环
- 自己利用PSCAD搭建的２种PPL锁相环，能够自己调节ＰＩ参数，并与自带的ＰＬＬ进行了测试比较。-PSCAD build their own use two kinds of PPL phase-locked loop to adjust the PI parameters of their own, and with the built-in PLL more
pllverilog 完成pll锁相环的设计
- 基于FPGA的程序编写，完成pll锁相环的设计，实验证明次程序是完整的-FPGA-based programming, complete pll PLL design, experiments show that second program is complete
DPLL(VHDL).rar
- 使用VHDL语言进行的数字锁相环的设计，里面有相关的文件，可以使用MUX+PLUS打开,The use of VHDL language of digital phase-locked loop design, there are relevant documents, you can use MUX+ PLUS Open
SUOXIANG222.rar
- 锁相环的MATLAB SIMULINK编程，可以供研究锁相环的人员使用,MATLAB SIMULINK programming the phase-locked loop, you can study for the use of Phase-Locked Loop
pll.rar
- 模拟锁相环（apll）的一些simulink模型,Analog phase-locked loop (apll) some simulink model
LC72131.C,锁相环电路程序
- LC72131.C,锁相环电路程序，和LA1837一起时收音机的经典搭配。,LC72131.C
PLL
- simulink 仿真锁相环的一个pdf-a pdf of pll using simulink
PLL
- matlab中锁相环（PLL）的仿真...功能完好-matlab in the phase-locked loop (PLL) simulation function well ...
FPGA-based-design-of-DPLL
- 采用VHDL设计的全数字锁相环电路设计，步骤以及一些详细过程介绍。-VHDL design using all-digital PLL circuit design, detailed process steps and some introduction.
costas_loop
- 使用改进的COSTAS环实现锁相环（PLL），应用于高动态的数字化接收系统-COSTAS Central improved to achieve phase-locked loop (PLL), used in high dynamic digital reception system
verilog
- 采用用verilog语言编写的全数字锁相环的源代码。-Verilog language used by all-digital phase-locked loop' s source code.
inverterPLL
- 逆变器软件锁相环，可是现在逆变器 输出电流与市电电压的同频同相-Software phase-locked loop inverter
DPLL
- 数字锁相环频率合成器的vhdl实现的源代码-Digital PLL Frequency Synthesizer vhdl source code to achieve
Cayiwei
- GPS的matlab程序，用于对产生的ca码进行移位，用在锁相环跟踪中对ca码调增 -GPS-matlab program code used to generate the ca shifting, with the phase-locked loop tracking code on the ca be adjusted by