资源列表
taxi
- 出租车自动计价器设计 要求： 计一个出租车计价器。 该计价器的计费系统：行程 3公里内，且等待累计时间2分钟内，起步费为10元；3公里外以每公里1.6元计费，等待累计时间2分钟外以每分钟以1.5元计费。 并能显示行驶公里数、等待累计时间、总费用。 -Taxi automatic meter design requirements: 1 meter taxi meter. The meter' s billing system: stroke within 3
fengshan
- 自编自家的风扇程序 此风扇代有加湿和风向等功能．-Zi Bianzi home fans procedures for this fan-generation features such as a wet and wind.
8x8LED
- 电子点阵显示器（8*8）.-。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
CL6017
- CL6017收音模块的头文件 CS1000同CL6017的头文件驱动都为相同-CL6017 radio module' s header file the header file CS1000 with CL6017 driver are the same
Viterbi_decoder
- Viterbi译码器的编解码器的设计 用Verilog实现-Viterbi decoder。Verilog
Crossbar
- C8051F系列单片机交叉开关的配置实例-C8051F series microcontrollers crossbar switch configuration examples
C8051F-USEFUL
- 此程序针对C8051F124，使用定时器3中断，用于点亮绿色小灯。-This program flashes the green LED used C8051F124 // using the interrupt handler for Timer3.
djj
- 这是一个豆浆机控制程序，有各种功能，提供大家参考-This is a soybean milk machine control program, there are a variety of functions, to provide our reference
DAT2YUV
- 通过save data的方式可以将数据从DSP板的内存中将数据读出存储到一个文件中，此时该文件中的内容是对内存中的数据添加了一定格式的，格式见“yuv图像文件到CCS中DAT文件的转换 ”，下面的程序完成取出ccs添加的格式，留下纯数据，并将之存储到一个新的文件中-The way through the save data can be data from the DSP board memory will be read out data stored in a file, the conte
fpga
- FPGA verilog编程入门练习，内容比较简单，但对于新手来说是很好得资料！-Getting Started with FPGA verilog programming exercises, the contents of relatively simple, but it is good for the novice to information!
verilogdesign
- verilog设计点滴经验，对fpga设计人员很有好处-Experience in verilog design
VHDL_Style_Guide
- Great guide for writing VHDL