CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .95 .96 .97 .98 .99 21200.01 .02 .03 .04 .05 ... 33646 »
  1. DIMM100_Altium

    0下载:
  2. Msp430xxxx pcb pins library.
  3. 所属分类:SCM

    • 发布日期:2017-04-08
    • 文件大小:766.34kb
    • 提供者:Minh Duc
  1. Temperatuur

    0下载:
  2. program to change from F to K to C
  3. 所属分类:SCM

    • 发布日期:2017-04-07
    • 文件大小:25.26kb
    • 提供者:roel stortelder
  1. 03-NEC_2003_C

    0下载:
  2. 移相信号发生器(2003年C题),verilog源程序,-Phase shift generator Problem C (2003), Verilog source code,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:321.71kb
    • 提供者:艾米丽
  1. 04-NEC_2003_C

    0下载:
  2. 数字相位测量仪(2003年C题),verilog源程序-digital phase meter Problem C (2003), Verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:1.96mb
    • 提供者:艾米丽
  1. 05-NEC_2003_D

    0下载:
  2. 简易逻辑分析仪(2003年D题),verilog源程序-Simple logic analyzer (, 2003 D), Verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:407.84kb
    • 提供者:艾米丽
  1. 06-NEC_2005_A

    0下载:
  2. 06-正弦信号发生器(2005年A题),verilog源程序-06- sinusoidal signal generator (2005 A question), Verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:706.66kb
    • 提供者:艾米丽
  1. 00189R1_Firmware_2

    0下载:
  2. code for Can bus using ccs
  3. 所属分类:SCM

    • 发布日期:2017-04-05
    • 文件大小:660.08kb
    • 提供者:van
  1. Lab_BP

    0下载:
  2. Indicator for laboratories power suplier in avr microcontroller
  3. 所属分类:SCM

    • 发布日期:2017-04-08
    • 文件大小:1.21kb
    • 提供者:Vjacheslav
  1. JTD

    0下载:
  2. 通过并行接口8255实现十字路*通灯的模拟控制,掌握对并行口的使用。-Through the parallel interface 8255, the analog control of the crossroads traffic lights, to master the use of the parallel port.
  3. 所属分类:SCM

    • 发布日期:2017-04-06
    • 文件大小:665byte
    • 提供者:雅格
  1. lcdbl

    0下载:
  2. 液晶背光控制实验通过8253计数器显示一个122*32点阵图形-Display a 122 x 32 dot graphic LCD backlight control experiment by the 8253 counter
  3. 所属分类:SCM

    • 发布日期:2017-03-30
    • 文件大小:2.48kb
    • 提供者:雅格
  1. alarm

    0下载:
  2. The red arrow showed the output became 8 when the measured temperature changed to 11°C. As shown by black arrow, the maximum output was 28. The program was run according to the proposed method.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:99.43kb
    • 提供者:jayjay
  1. comp

    0下载:
  2. The red arrow showed the output became 8 when the measured temperature changed to 11°C. As shown by black arrow, the maximum output was 28. The program was run according to the proposed method.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:111.97kb
    • 提供者:jayjay
« 1 2 ... .95 .96 .97 .98 .99 21200.01 .02 .03 .04 .05 ... 33646 »
搜珍网 www.dssz.com