CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .18 .19 .20 .21 .22 22123.24 .25 .26 .27 .28 ... 33646 »
  1. CY3686-Board-Design-Files

    0下载:
  2. 是驱动CY7C68013A的USB接口系统,可以应用于FPGA、DSP的开发-Driver the CY7C68013A' s USB interface system can be applied to the development of FPGA, DSP
  3. 所属分类:Other Embeded program

    • 发布日期:2017-11-08
    • 文件大小:8.46mb
    • 提供者:何涵捷
  1. PLL_ADF4157

    0下载:
  2. 绝对能用,来自官方,稍微修改就可以应用的函数-Absolutely can, from the official, slightly modified function can be applied
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-11-21
    • 文件大小:54.64kb
    • 提供者:张三
  1. ADC0804

    0下载:
  2. adc0804 淳朴89C51 转换结果送LED显示-adc conversionCOU89C51 LED PISPLAY
  3. 所属分类:SCM

    • 发布日期:2017-11-25
    • 文件大小:1.01kb
    • 提供者:anri
  1. UART0_INT-interrupt-receiveatransmit

    0下载:
  2. LPC1766 UART0 中断收发程序-LPC1766 UART0 interrupt transceiver program
  3. 所属分类:Other Embeded program

    • 发布日期:2017-11-29
    • 文件大小:184.02kb
    • 提供者:su
  1. exp4

    0下载:
  2. 本实验要求完成的任务是通过四个拨动开关SW0~SW3输入的键值在数码管上显示相应的键值。在实验中时用四个拨动开关做为输入,当四个拨动开关置为一个二进制数时,在数码管上显示其十六进制的值。-The experiments required to complete the task by four toggle switches SW0 ~ SW3 input keys on the digital display the corresponding key. In the experiments
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:259.14kb
    • 提供者:真三战魂
  1. TLC2543

    0下载:
  2. SPI接口的ADC芯片,占用口线少,精度高 12位10路。很好用-ADC chip SPI interface to occupy the port high precision 12 10 Road. Good use
  3. 所属分类:SCM

    • 发布日期:2017-11-25
    • 文件大小:1.29kb
    • 提供者:anri
  1. 51

    0下载:
  2. 51单片机驱动程序并带有仿真图,检查各个端口的平电平变化-51 single-chip driver with simulation diagram, check the level of each port level changes
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-11-23
    • 文件大小:30.82kb
    • 提供者:小龙
  1. exp5

    1下载:
  2. 本实验要求完成的任务是在时钟信号的作用下,通过输入八位的拨动开关输入不同的数据,改变分频比,使输出端口输出不同频率的时钟信号,达到数控分频的效果。在实验中时,用八个拨动开关做为数据的输入,当八个拨动开关置为一个二进制数时,在输出端口输出对应频率的时钟信号,用户可以用示波器观察输出频率的变化,也可以使输出端口接LED灯来观察频率的变化。在此实验中我们把输出接入LED灯。-This experiment required to complete the task is the role of the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:316.46kb
    • 提供者:真三战魂
  1. 51_T6963LCD

    0下载:
  2. 应用51单片机来驱动T6963c液晶显示,并带有仿真图-To 51 microcontroller driven T6963c LCD with the simulation diagram
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-12-02
    • 文件大小:81.19kb
    • 提供者:小龙
  1. exp12

    1下载:
  2. 本实验要完成的任务就是设计一个频率计,系统时钟选择核心板上的50MHz的时钟,闸门时间为1s(通过对系统时钟进行分频得到),在闸门为高电平期间,对输入的频率进行计数,当闸门变低的时候,记录当前的频率值,并将频率计数器清零,频率的显示每过2秒刷新一次。被测频率通过一个拨动开关来选择是使用系统中的数字时钟源模块的时钟信号还是从外部通过系统的输入输出模块的输入端输入一个数字信号进行频率测量。当拨动开关为高电平时,测量系统数字时钟信号模块的数字信号,否则测量从外部输入的数字信号。-To complete
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:998.28kb
    • 提供者:真三战魂
  1. exp13

    0下载:
  2. 本实验的任务就是设计一个多功能数字钟,要求显示格式为:小时分钟--秒钟,整点报时,报时时间为5秒,即从整点前5秒钟开始进行报时提示,LED开始闪烁,过整点后,停止闪烁。调整时间的按键用按键模块的KEY1和KEY2,KEY2调节小时,每按下一次,小时增加一个小时,KEY1调整分钟,每按下一次,分钟增加一分钟。另外用KEY0按键作为系统时钟复位,复位后全部显示0000--00。(时间调整按钮按下后需停顿半秒钟以上设置方能生效)-The task of this experiment is to de
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:630.45kb
    • 提供者:真三战魂
  1. exp15

    0下载:
  2. 本实验的任务就是设计一个秒表,由于计时时钟信号为50MHz,因此需要对系统时钟进行500000分频才能得到。另外为了控制方便,需要一个复位按键、启动计时按键和停止计时按键,分别选用实验箱按键模块的KEY0、KEY1和 KEY2,按下KEY0,系统复位,所有寄存器全部清零;按下KEY2,秒表启动计时;按下KEY1,秒表停止计时,并且七段码管显示当前计时时间,如果再次按下KEY2,秒表继续计时,除非按下KEY0,系统才能复位,显示全部为0000--00。-The task of this exper
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:698.33kb
    • 提供者:真三战魂
« 1 2 ... .18 .19 .20 .21 .22 22123.24 .25 .26 .27 .28 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭