CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .03 .04 .05 .06 .07 22308.09 .10 .11 .12 .13 ... 33646 »
  1. whole_body_control-0.0.tar

    0下载:
  2. Body Control c code)
  3. 所属分类:SCM

    • 发布日期:2017-12-02
    • 文件大小:497.49kb
    • 提供者:一军
  1. ADuC7060SampDemo

    0下载:
  2. aduc7060实现的一个主通道ADC0和辅助ADC1采集电压程序,串口直接发送!-a main channel aduc7060 achieve the ADC0 and the auxiliary ADC1 to collect voltage program, serial sent directly!
  3. 所属分类:SCM

    • 发布日期:2017-11-28
    • 文件大小:2.57kb
    • 提供者:周敏
  1. 320-240-LCD

    0下载:
  2. 320*240 LCD驱动源码,很通用,易于移植。-320*240 LCD driver c code
  3. 所属分类:SCM

    • 发布日期:2017-11-26
    • 文件大小:2.99kb
    • 提供者:zhengmeifu
  1. wbc_core

    0下载:
  2. Body Control c code)
  3. 所属分类:SCM

    • 发布日期:2017-12-03
    • 文件大小:431.33kb
    • 提供者:一军
  1. AD0809

    0下载:
  2. AD0809的FPGA控制,适合初学者当做例程-AD0809 FPGA control, suitable for beginners as routine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:4.19mb
    • 提供者:金浩强
  1. FIFO

    0下载:
  2. FIFO的资料,包括文档说明已经一个VHDL文件。-FIFO data, including document describes a VHDL file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:1.13mb
    • 提供者:金浩强
  1. chuan_to_bin

    0下载:
  2. 串转并,信号串转成并的VHDL实现,很有用。-String transfer and signal string and convert VHDL to achieve useful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:650byte
    • 提供者:金浩强
  1. shft_reg

    0下载:
  2. 移位寄存器的VHDL语言实现,quartus 和 modelsim 仿真-Shift register VHDL language quartus and modelsim simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:4.17mb
    • 提供者:金浩强
  1. clock

    0下载:
  2. 数字计时器的vhdl实现,quartus 和 modelsim 仿真-Digital timer vhdl achieve quartus and modelsim simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:4.32mb
    • 提供者:金浩强
  1. configuration_selectmap20110310

    0下载:
  2. 实现两个FPGA与PROM之间的通信,PROM先与第一个FPGA通信,然后通过第一个FPGA与第二个FPGA通信-Communication between the two FPGA and PROM, PROM first and FPGA communication, and then through the the first FPGA second FPGA communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:214.09kb
    • 提供者:Shane
  1. Cmp16

    0下载:
  2. 16个数据并行比较,输出最大的数并给出最大数的位置。-16 data Compare in parallel, and output the largest number and give the index of the maximum number
  3. 所属分类:Other Embeded program

    • 发布日期:2017-12-04
    • 文件大小:964byte
    • 提供者:邓小伟
  1. adc

    0下载:
  2. MC9S08DZ60单片机AD转换驱动程序-MC9S08DZ60 MCU AD conversion driver
  3. 所属分类:SCM

    • 发布日期:2017-11-27
    • 文件大小:122.9kb
    • 提供者:吕奥文
« 1 2 ... .03 .04 .05 .06 .07 22308.09 .10 .11 .12 .13 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭