CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .20 .21 .22 .23 .24 30125.26 .27 .28 .29 .30 ... 33646 »
  1. rx_decode

    0下载:
  2. 对串行接收数据进行解码的功能,通过状态机实现,属于链路层协议的实现。-Serial reception data decoding function, by state machine, belonging to implement link layer protocol.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.15kb
    • 提供者:小白
  1. display

    0下载:
  2. SEM32F103VET6芯片,10寸显示屏驱动代码,原理图及PCB。-SEM32F103VET6 chip, 10 inch display driver code, schematic and PCB.
  3. 所属分类:SCM

    • 发布日期:2017-05-21
    • 文件大小:5.51mb
    • 提供者:guowei
  1. lunxian1234

    0下载:
  2. 四位一体数码管,轮流显示1234四位数字-One of the four digital tube, in turn display four digits 1234
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:905byte
    • 提供者:曾瑜
  1. shanxianshuzishizhong

    0下载:
  2. 四位一体数码管,闪现数字时钟,频率可根据需要调整。-Four integrated digital control, digital clock flashed.
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:1.36kb
    • 提供者:曾瑜
  1. wenxian4weishu

    0下载:
  2. 四位一体数码管。可以稳定显示任意给定四位数字-Four in one digital. It can be stabilized at any given four-digit display
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:1.1kb
    • 提供者:曾瑜
  1. wenxian1234

    0下载:
  2. 四位一体数码管,可以稳定显示1234四位数字-Four in one digital control, stable display four digits 1234
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:903byte
    • 提供者:曾瑜
  1. cpu

    0下载:
  2. 一份精简指令cpu源代码,用verilog编写,已经通过仿真验证,可以模块化移植。-This is a file of cpu code. The cpu is risc cpu. It is simulated and verificated.And the cpu can be transplanted as a module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.54kb
    • 提供者:耿瑞
  1. traffic_controller

    0下载:
  2. 一款交通灯控制芯片的verilog源码,该源码通过仿真并在FPGA上运行成功,可以实现上位机操作控制交通灯的工作模式:两相模式和四相模式。上位机操作通过串口调试助手来完成。源码中与上位机的接口采用的是UART接口。-This is a verilog code for a kind of traffic light controller. The code was simulated and verificated on FPGA. When the code works on FPGA, it
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.98kb
    • 提供者:耿瑞
  1. uart_fifo

    2下载:
  2. 一份带有FIFO缓存的UART源码,采用verilog编写,实现批量数据的传输,数据缓存量可以通过修改源码中的FIFO的深度来改变。-This is a UART with FIFO. The UART is programmed using verilog, it can transmit or receive batch data. The amount of data buffered can be changed by changing the depth of FIFO.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-05-18
    • 文件大小:2kb
    • 提供者:耿瑞
  1. UART

    0下载:
  2. its about UART3 programming in auto and self buadering in keil uvision for lpc1768.
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-30
    • 文件大小:152.53kb
    • 提供者:mohamad
  1. ADC

    0下载:
  2. its about analogue to digital converter in lpc1768 and display on lcd 3.2 inch programming all by uvision.
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-29
    • 文件大小:201.93kb
    • 提供者:mohamad
  1. hongwaifashe

    0下载:
  2. 按键发送字符串到串口调试助手,改装加上红外模块可以做红外发射-Button to send the string to serial debugging assistant, plus infrared modules can be modified to do infrared emission
  3. 所属分类:SCM

    • 发布日期:2017-04-30
    • 文件大小:25.78kb
    • 提供者:刘文文
« 1 2 ... .20 .21 .22 .23 .24 30125.26 .27 .28 .29 .30 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭