CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .55 .56 .57 .58 .59 30760.61 .62 .63 .64 .65 ... 33646 »
  1. Interrupt

    0下载:
  2. 基于天嵌ARM开发板测试程序,中断程序测试,C语言-Radar signal detection and sentenced to day based on embedded ARM development board test program, interrupt program testing, C balance method research and simulation examples
  3. 所属分类:SCM

    • 发布日期:2017-05-04
    • 文件大小:445.37kb
    • 提供者:liuzhankun
  1. THE-DESIGN-OF-SMART-HOME-DOORBELL

    1下载:
  2. 采用stm32为主控芯片,可以进行门铃音乐设定和播放,并具有录音和放音的功能-Using STM32 as the main chip, can set the doorbell music and play, and has the function of recording and playback
  3. 所属分类:SCM

    • 发布日期:2017-05-17
    • 文件大小:4.22mb
    • 提供者:zzt
  1. ledtest

    0下载:
  2. 基于天嵌ARM开发板测试程序,led程序测试,C语言-Day based on embedded ARM development board testing procedures, C language led test program
  3. 所属分类:SCM

    • 发布日期:2017-05-04
    • 文件大小:424.89kb
    • 提供者:liuzhankun
  1. timer0-test

    0下载:
  2. 基于天嵌ARM开发板测试程序,C语言定时器程序测试-Day based on embedded ARM development board testing procedures, C timer program test
  3. 所属分类:SCM

    • 发布日期:2017-05-05
    • 文件大小:441.01kb
    • 提供者:liuzhankun
  1. UART1

    0下载:
  2. 基于天嵌ARM开发板测试程序,C语言定串口程序测试-Day based on embedded ARM development board testing procedures, C language serial test program
  3. 所属分类:SCM

    • 发布日期:2017-05-06
    • 文件大小:529.72kb
    • 提供者:liuzhankun
  1. Traffic-signal-program

    0下载:
  2. 交通信号机两相位配时程序,可按键调配时。-Traffic signal machine two phase timing program, you can use the button to adjust the time.
  3. 所属分类:SCM

    • 发布日期:2017-05-04
    • 文件大小:4.49kb
    • 提供者:sunjunyou
  1. lunar

    0下载:
  2. 已知公历年月日,转换为农历年月日,并显示二十四节气。-Gregorian calendar transformed into Lunar calendar.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-14
    • 文件大小:3.29kb
    • 提供者:Sophia
  1. adc0809_state

    0下载:
  2. 利用FPGA驱动DAC0832进行数据采样-Use FPGA drives DAC0832 sampling data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:305.04kb
    • 提供者:林迷糊
  1. clk_even

    0下载:
  2. 利用FPGA编写的通用的偶分频,适合初学者使用-Even general division
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:254.68kb
    • 提供者:林迷糊
  1. yima

    0下载:
  2. 利用VHDL语言编写的译码程序,使用一位数码管进行显示-Using VHDL language decoding program that uses a digital display using VHDL language decoding program that uses a digital tube display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:225.87kb
    • 提供者:林迷糊
  1. quanjia

    0下载:
  2. 通过VHDL语言编写的一位全加器程序,该程序是经过元件例化的方式实现-VHDL language through a full adder program, which is the result of component instantiation way to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:318.49kb
    • 提供者:林迷糊
  1. 0~99

    0下载:
  2. 通过VHDL语言编写的计数器,可以从0开始计数当计到99时再从0开始计数-Counter by VHDL language, you can start counting when the count 0 to 99 and then starts counting 0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:281.7kb
    • 提供者:林迷糊
« 1 2 ... .55 .56 .57 .58 .59 30760.61 .62 .63 .64 .65 ... 33646 »
搜珍网 www.dssz.com