CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .32 .33 .34 .35 .36 32937.38 .39 .40 .41 .42 ... 33646 »
  1. 循迹

    0下载:
  2. 循迹避障小车,arduino UNO 主控板。(Obstacle avoidance car tracking, Arduino UNO control board)
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2018-04-22
    • 文件大小:1kb
    • 提供者:bjergsenr
  1. uart_rx

    0下载:
  2. UART FPGA串口发送程序,已经调试通过,可以放心使用,谢谢,(Serial transmission program, has been debugged, can be assured to use, thank you)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:1kb
    • 提供者:dylan025
  1. 2016.08.30

    0下载:
  2. ADC以DMA模式通过usart串口与主机通信 STM32F051(2016.08.30 ADC communicate with the host via the USART serial port in DMA mode, STM32F051.rar)
  3. 所属分类:单片机开发

    • 发布日期:2018-04-22
    • 文件大小:2.03mb
    • 提供者:浮云之苍苍
  1. uart_working_transmit

    0下载:
  2. UART transmission vhdl code, for nexys 3 fpga board
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:2.15mb
    • 提供者:spiegel
  1. uart_receiver

    0下载:
  2. Uart receiver VHDL code
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:290kb
    • 提供者:spiegel
  1. disp1

    0下载:
  2. VHDL code for 7 segment display nexys 3
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:333kb
    • 提供者:spiegel
  1. bcd_to_dec

    0下载:
  2. VHDL code for converting BCD to Decimal
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:157kb
    • 提供者:spiegel
  1. State_machine_1

    0下载:
  2. VHdL code to implement simple state machine
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:138kb
    • 提供者:spiegel
  1. tt

    0下载:
  2. VHDL Implementation of decade counter
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:264kb
    • 提供者:spiegel
  1. grbl-1.1f.2017.08.01

    4下载:
  2. 性能高,成本低,基于并口运动控制,用于CNC雕刻。它可以运行在Vanilla Arduino (Duemillanove/Uno) 只要它配备了Atmega 328型芯片。 控制器由C编写并优化,利用了AVR 芯片的每一个灵巧特性来实现精确时序和异步控制。它可以保持超过30kHz的稳定、无偏差的控制脉冲 它接受标准的G代码而且通过了数个CAM工具的输出测试。弧形、圆形和螺旋的运动都可以像其他一些基本G代码命令一样完美支持。函数和变量目前并不支持,但是会作为预处理器包含在将来发布的版本之中。 Gr
  3. 所属分类:单片机开发

    • 发布日期:2018-04-22
    • 文件大小:286kb
    • 提供者:浪公子
  1. 2_4decoder

    0下载:
  2. 三种描述风格的VHDL代码,快速建立不同风格描述语言的概念及结构(Three styles of VHDL code to quickly establish the concept and structure of different style descr iption languages)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:567kb
    • 提供者:名之联
  1. cnt8updown

    0下载:
  2. 8位上下同步计数器 适宜小型练手操作 易于理解(an 8-bit up and down synchronous counter in VHDL with the following features: (1) The same ports are used for signals to be inputted and outputted. The ports are bi-directionally buffered (three-state). (2) The counter is
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:991kb
    • 提供者:名之联
« 1 2 ... .32 .33 .34 .35 .36 32937.38 .39 .40 .41 .42 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭