资源列表
at91rm9200_boot
- AT91RM9200的BSP 主要包括SDRAM、EEPROM,NAND FLASH,NOR FLASH的初始化-AT91RM9200 the BSP including SDRAM, EEPROM, FLASH NAND, NOR FLASH initialization.
frame_sync
- 帧同步模块的Veriolog源码。 在ModelSim下的一个工程。有测试文件。-frame synchronization module Veriolog source. The ModelSim of a project. A test document.
hamin0132
- 汉明码的编结码模块，用verilog写成，为Modelsim下的一个工程。-series guitar code modules, using Verilog languages, as Modelsim of a project.
QPSK2154
- QPSK的VERLOG源码，在MODELSIM下的一个工程，有测试向量。-QPSK VERLOG source of the MODELSIM of a project, test vector.
dll11254
- 数字琐相环DPLL的VERLOG代码，MODELSIM下的工程，有测试文件-digital phase-locked loop DPLL VERLOG code MODELSIM under the projects, a test document
crc3321
- CRC循环校验码的VERILOG源文件，在MODELSIM下的一个工程。-Cyclic Check Code VERILOG source, the MODELSIM of a project.
parity2258
- 奇偶校验码的VERILOG源码，为MODELSIM下的一个工程。有测试文件。-parity VERILOG source code for MODELSIM of a project. A test document.
WinCE.NETfffSamples
- 《Windows CE .NET嵌入式工业用控制器及自动控制系统设计》的源代码-"Windows CE.NET embedded controllers and industrial control system design, "the source
USB_CH372_TEST(by80c2051)
- 用89c2051控制USB通信芯片ch372-89c2051 control with USB communications chips ch372
USB_372_test(VB)
- 控制USB通信芯片ch372（VB端的程序）-control USB communications chips ch372 (VB side of the procedure)
EDATOOL
- EDA的工具介紹(WORD檔)<沒有解壓縮密碼>-introduced EDA tools (Word stalls) lt; No extract passwords gt;
AD9850_DDS_89C51
- 8051控制的DDS信号发生器AD8950（KEIL C）-8051 control AD8950 DDS signal generator (KEIL C)