资源列表
6
- 实验电路如图25，按虚线连接电路：CLK0接1MHz，GATE0，GATE1，接+5V，OUT0接CLK1，OUT1接PA0，PC0接继电器驱动电路的开关输入端Ik。继电器常开触点串联一个220V灯泡，接交流220V。编程使用8253定时，让继电器周而复始的闭合5秒钟（指示灯灯亮），断开5秒钟（指示灯灯灭）-The experimental circuit shown in Figure 25, connected by dotted line circuit: CLK0 connected
uart
- 状态机实现的可配置uart模块，经过fpga验证-State machine implementation can be configured to uart module, after verification fpga
keybord
- 用Verilog语言实现4*4键盘扫描程序-using Verilog keyboard4*4
AD7790driver
- 16位 AD7790driver 驱动 大家互相学习
AVR-watchdog
- AVR学习笔记，包括AVR内部的看门狗操作实验实验和仿真-AVR wachdog
fsmled
- verilog语言, 状态机实现数码管显示 -This uses verilog language to make state machine realization of digital control
KR2660_DMB_AV_TV_VGA_code
- realtek的RTD2660开发包,主要用于车载显示器-realtek RTD2660BSP，application for car display
SDRAM-control
- SDRAM控制器的Verilog源代码，主要用于SDR-SDRAM-SDRAM controller
arm
- 、通过对输入信号波形跟踪来了解ARM7的LPC2210芯片为处理CPU芯片，外接液晶显示器，并通过I2C接口实现输出显示控制电路实现的原理。 2、进一步熟悉VC++进行界面开发，并在MagicARM2200-S实验开发平台上进行测试。 3、能自主设计利用波形发生器产生波形信号，通过嵌入式系统获得波形数据，并将数据以示波图形方式在液晶显示器上充分、自由、优化、合理地跟踪显示。 -By tracking the input signal waveform to understand th
gen_nx64k
- N×64K数控分频模块，可将2.048M时钟分频为一个NX64k的时钟，在E1复用设备上应用。 -N × 64K NC frequency module can be 2.048M NX64k clock frequency for a clock, the E1 multiplexing equipment apply.
ad7705
- 通过16位的ad7705芯片转换为数字信号，以串口通信的方式读出数据，最后在数码管上显示。-Ad7705 chip through the 16-bit digital signal converted to serial communication means read data, the last in the digital tube display.
jly
- 利用89C51单片机、DS12887时钟芯片和字符型LCD构成的设备运行时间记录仪，用于记录设备启停时间和设备累计运行时间，以此作为大型设备维护和维修的参考依据。 -Using 89C51, DS12887 and the character LCD device to design run-time recorder, start and stop time for recording devices and equipment, total running time, as a large