资源列表
Counter_Design
- Counter_Design，采用Altera 设计的计数器源码，性能稳定
dds
- 通过按键控制产生任意频率的方波，正弦波，三角波，锯齿波(Fang Bo, sine wave, triangle wave and sawtooth wave at any frequency are generated by key control)
等精度测频
- 采用等精度的方法进行测频，精度高。需要更多源码可联系我，资料很多。
8051 Verilog Code
- 8051 Core Verilog RTL code
AES128 Verilog Code
- AES128 Encryption/Decryption Verilog RTL Code
中级篇03：UART，波特率115200与PC通信
- 本程序实现FPGA的串口通信功能，可以进行数字字符等的发送，波特率为115200(This program implements the serial communication function of the FPGA, and can transmit digital characters, etc., and the baud rate is 115200.)
Altera+OpenCL
- Altera的OpenCL主要面向信号处理类应用的客户，是用C语言开发FPGA的利器，开放计算语言(OpenCL)联盟著名的公司有FPGA巨头Altera、两大显卡GPU巨头AMD、英伟达、CPU巨头Intel、软件和服务器巨头IBM以及全世界最大的公司Apple（苹果）等等。不过AMD和英伟达是用GPU实现的OpenCL并行运算，Altera是用FPGA实现并行运算。(Altera's OpenCL is mainly a client for signal processing applic
Verilog俄罗斯方块
- 本设计是verilog设计的俄罗斯方块，含有所有的源代码。(This design is Verilog designed Tetris, which contains all the source code.)
lcd_test
- FPGA LCD 显示例程,在AN430的LCD模块上配备一个4.3英寸的天马 TFT-LCD模块(TM043NBH02),显示像 素为480 X 272,包含 LED 背光单元,采用真彩色24位的并行RGB接口和开发板连接(FPGA LCD display routines, equipped with a 4.3 inch AN430 module (TM043NBH02) on the LCD module of the TFT-LCD, displaying images.
eetop.cn_ISCAS89(verilog)
- ISCAS89测试基准电路，verilog编写，可用于测试向量的生成(iscas89 benchmark, written in verilog language, can be used to generate test pattern)
Verilog HDL 简明教程
- Verilog HDL是一种硬件描述语言，本书是Verilog HDL的入门教程
bingchuanzhuanhuan
- 基于Xilinx FPGA ，串并转换模块