CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .23 .24 .25 .26 .27 5428.29 .30 .31 .32 .33 ... 33646 »
  1. VmodCAM_Ref_HD Demo_13

    0下载:
  2. This project has dependencies in the 'digilent' VHDL library. For your convenience a local copy of these dependencies are included in the remote_sources directory. The VmodCAM_Ref_HD demo project was built around an Atlys+VmodCAM setup. The proj
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-04
    • 文件大小:13.13mb
    • 提供者:domnish
  1. 28_ad9226_test

    0下载:
  2. 此程序完成了的双路数据的采集,通过ad模块将模拟数据转化为12位数字信号,并通过串口发送在pc端的串口助手中显示(This program has completed the acquisition of dual data. Through the ad module, the analog data is converted into 12 bit digital signals and is sent to the serial port assistant at the PC side
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-06
    • 文件大小:3.21mb
    • 提供者:张小er
  1. ARS_SHA_1

    0下载:
  2. sha-1主控制模块实现了对整个sha-1流程的控制(The SHA-1 main control module realizes the control of the whole SHA-1 process.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-06
    • 文件大小:1kb
    • 提供者:anglo
  1. dpram

    0下载:
  2. 在quartus ii平台上,通过代码实现DPRAM,文件夹中包含仿真文件。(generate DPRAM through verilog)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-06
    • 文件大小:895kb
    • 提供者:isusan
  1. 8815397fft

    0下载:
  2. 基于MATLAB/FPGA的fft的verilog实现。(Verilog implementation of FFT based on MATLAB/FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-06
    • 文件大小:2kb
    • 提供者:hlayumi
  1. fifo

    0下载:
  2. fifo模块,改模块使用同步fifo设计,里面包含一些设计技巧,读延迟最少(The module of FIFO is modified by using synchronous FIFO, which contains some design skills and the least latency.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-06
    • 文件大小:3kb
    • 提供者:林林明
  1. VGA显示贪吃蛇(286116)

    0下载:
  2. 基于FPGA的贪吃蛇小游戏设计程序源代码和调试方式(FPGA based Snake game design program)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-06
    • 文件大小:13.32mb
    • 提供者:linxu1
  1. counter

    0下载:
  2. 计数器的实现。可用于各种密码算法中需要的计数器,编译正确,波形正确可直接使用。(Counter implementation. It can be used for counters needed in various cryptographic algorithms, compiled correctly, and the waveforms can be used directly.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-06
    • 文件大小:263kb
    • 提供者:VIRTUAL田
  1. cordic

    0下载:
  2. 本代码实现的是利用cordic算法求出已知坐标的角度和幅度(This code implements the angle and amplitude of known coordinates using the CORDIC algorithm.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-06
    • 文件大小:7.12mb
    • 提供者:宣区大自然
  1. Desktop

    0下载:
  2. 一个简单的8 - 3 编码器,主要适用于初学人员参考,很好的例程。(A simple program means to encoder.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-06
    • 文件大小:3kb
    • 提供者:akkm
  1. Password lock

    0下载:
  2. 一个 Quartus II 工程,芯片为EP3C55F484C8,是一个简单的保险箱密码锁。包含分频器、键盘去抖、8选1选择器、扬声器模块、动态扫描模块等多个模块。 主要功能: 1. 保险箱上设有密码输入和钥匙锁双重保险。 2. 当密码输入正确后,左边的指示灯亮,此时插入钥匙即可打开保险箱;当密码输入错误后,右边的指示灯亮,发出报警信号,此时需要重新输入密码。 3. 保险箱的密码可根据需要随时更换。(A Quartus II project, the chip is EP3C55F484
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-06
    • 文件大小:4.56mb
    • 提供者:yves05
  1. ptos

    0下载:
  2. 八位并行数据转换为串行数据依时钟信号串行输出(Eight bit parallel data to serial data)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-06
    • 文件大小:16.42mb
    • 提供者:godxun
« 1 2 ... .23 .24 .25 .26 .27 5428.29 .30 .31 .32 .33 ... 33646 »
搜珍网 www.dssz.com