CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .30 .31 .32 .33 .34 5435.36 .37 .38 .39 .40 ... 33646 »
  1. 8QAM-matlab程序

    0下载:
  2. QAM编程 自适应QAM必须的程序段,相信我,没错的,哈哈哈哈哈哈。(qam english ha he hello hi how are you i am fine thank you and you da ming tofu koungfu)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:9kb
    • 提供者:iermeng
  1. uart

    0下载:
  2. 此上传文件实现的功能就是FPGA里实现从PC接收数据,然后把接收到的数据发回去。 使用的是串口UART协议进行收发数据。(The function of this upload file is to receive data from PC in FPGA and send back the received data.The serial port UART protocol is used to receive and receive data.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:1.57mb
    • 提供者:木子桶
  1. mux4_1

    0下载:
  2. 此上传的是用Verilog语言实现的四选一功能的源代码(This is uploaded with Verilog language to achieve the four selection of a function of the source code.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:844kb
    • 提供者:木子桶
  1. mic_leda

    0下载:
  2. 此上传的是在FPGA的spartan 3e系列开发板上面实现跑马灯功能的源代码。(This upload is to achieve marquee function in Spartan 3E series development board above FPGA source code.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:5.07mb
    • 提供者:木子桶
  1. paobiao

    0下载:
  2. 此上传的是在FPGA的spartan 3e系列开发板上面实现精准到 时、分、秒、百分秒的数字跑表的Verilog源代码。(This is uploaded on the FPGA Spartan 3E series development board to achieve precise time, minute, seconds, 100 seconds of digital stopwatch Verilog source code.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:14.44mb
    • 提供者:木子桶
  1. vga

    0下载:
  2. 此上传的是在FPGA的spartan 3e系列开发板上面实现黑白块VGA显示功能的基于Verilog的源代码。(This upload is based on FPGA's Spartan 3E series development board to achieve black and white VGA display function based on Verilog source code.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:561kb
    • 提供者:木子桶
  1. Verilog

    0下载:
  2. 01-08例程为数电基础部分:比较简单,代码中可明显看出或是有中文注释,或是在工程代码主文件最前面有文字注释说明。(The 01-08 routine is the basic part of the digital power: it is relatively simple. It can be clearly seen in the code or have Chinese annotations, or in the front of the master code of the eng
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:19.56mb
    • 提供者:高斯定律
  1. 分频器

    0下载:
  2. 一个简单的数字分频器,用于eda实验,电子技术综合实验(Digital frequency divider)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:10kb
    • 提供者:左城梦
  1. 计数器

    0下载:
  2. 一个简单的计数器,用于eda实验,电子技术综合实验(A simple Digital counter)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:10kb
    • 提供者:左城梦
  1. 触发器

    0下载:
  2. 一个简单的触发器,用于eda实验和电子技术综合实验(A simple digital trigger)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:8kb
    • 提供者:左城梦
  1. DS18B20

    0下载:
  2. 实现FPGA读取18B20温度,利用单线总线协议(Realizing FPGA to read 18B20 temperature)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-04
    • 文件大小:91kb
    • 提供者:朽木生
  1. 串口通讯

    0下载:
  2. 利用FPGA 收发串口数据,可与上位机以及其它芯片通信(Using FPGA to send and receive serial data, it can communicate with the host computer and other chips.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:424kb
    • 提供者:朽木生
« 1 2 ... .30 .31 .32 .33 .34 5435.36 .37 .38 .39 .40 ... 33646 »
搜珍网 www.dssz.com